Intel Pentium Pro

Der Intel Pentium Pro ist ein High-End-Prozessor (Ende 1995), der besonders für Server- und Workstation-Anwendungen unter Windows NT geeignet war. Er unterstützte insbesondere 32-Bit Anwendungen, was zur Konsequenz hatte, dass er 16-Bit-Programme langsamer verarbeitete. Sein Einsatz war deshalb anfangs etwas eingeschränkt.

Die ersten Prozessoren arbeiteten im Programmcode streng einen Befehl nach dem anderen ab (sequenziell). Das hatte zur Folge, dass der Programmablauf manchmal warten musste. Insbesondere dann, wenn Daten aus dem Speicher geladen werden mussten. Mit dem Pentium Pro von Intel wurde dann erstmals ein Prozessor entwickelt, der x86-Instruktionen in kleine Mikro-Operationen umwandelte. Die Operationen wurden dann auf mehrere Recheneinheiten verteilt. Am Ende wurde das Ergebnis dann so lange zurück gehalten, bis alle Abhängigkeiten aufgelöst waren.

Der Pentium Pro besteht aus zwei Silizium-Plättchen. Das eine ist der eigentliche Prozessor, das andere ist der Level-2-Cache (L2). In vorherigen Computersystemen war der L2-Cache Bestandteil der Hauptplatine. Im Pentium Pro ist er innerhalb des Prozessor-Gehäuses untergebracht. Das erhöht die Geschwindigkeit zwischen Cache und Prozessorkern.

Der Nachfolger des Pentium Pro ist der Pentium Xeon.

Besondere Leistungsmerkmale und Eigenschaften:

• asynchrone und spekulative Ausführung der Befehle
• RISC-Technologie
• integrierter L2-Cache von 256 oder 512 kByte
• Sockel-8-System
• für den Multiprozessor-Betrieb tauglich

Architektur des Pentium Pro

Wenn über die BIU (Bus Interface Unit) Informationen in den Prozessor gelangen, dupliziert die BIU die Informationen und legt sie im L1-Cache und im L2-Cache ab. Beim L1-Cache unterscheidet die BIU zwischen Daten und Programmcode.
Wenn vor der Decodierung eine Verzweigungsanweisung gefunden wird, wird versucht vorherzusagen, welcher weitere Programmweg eingeschlagen wird. Dazu werden die Informationen aus früheren Vorhersagen herangezogen, um herauszufinden, welcher Code als nächstes benutzt wird. Diese Vorhersage trifft in 90% der Fälle zu.
Drei parallel arbeitende Decoder teilen die komplexen Anweisungen in kleine 274 Bit große Mikrooperationen (µOP - unit operation) auf. Die µOPs werden in den Anweisungspool (ROB - reorder buffer) gestellt. Dieser Puffer ist ringförmig angelegt und enthält die µOPs in der richtigen Reihenfolge.
Die Senden-/Ausführungseinheit überprüft alle µOPs auf alle zur Ausführung notwendigen Informationen. Fehlen noch Daten werden sie aus dem L1-Cache oder L2-Cache geholt. Weil der L2-Cache im Prozessor integriert ist, können die Informationen zwei- bis viermal so schnell angefordert werden. Sind alle Daten vorhanden, wird der Mikrocode ausgeführt und als ausgeführt markiert. Es können bis zu fünf µOPs gleichzeitig bearbeitet werden.
Die Sprungausführungseinheit verschiebt im Falle einer falschen Vorhersage die Markierung für das Ende vom letzten µOP auf das falsch vorhergesagte. Alle µOPs hinter der Endmarkierung werden ignoriert und mit neuen µOPs überschrieben.
Die Abgangseinheit überprüft, ob die µOPs ausgeführt wurden und sendet immer drei gleichzeitig in den Speicherpuffer, wo sie dann an den richtigen Platz im RAM des Systems geschickt werden.

Übersicht: Intel Pentium Pro

Prozessortakt	FSB	L2-Cache	Datum
Kern: P6-256, 0,35 µm, 196 mm2, PGA S8
150 MHz	60 MHz	256 kByte	10/95
166 MHz	66 MHz	256 kByte	10/95
180 MHz	60 MHz	256 kByte	01/96
200 MHz	66 MHz	256 kByte	01/96
Kern: P6-512, 0,35 µm, 196 mm2, PGA S8
180 MHz	60 MHz	512 kByte	02/96
200 MHz	66 MHz	512 kByte	02/96
Kern: P6-1024, 0,35 µm, 196 mm2, PGA S8
200 MHz	66 MHz	512 kByte	08/97
Kern: P6-ODP, 0,25 µm, 131 mm2, PGA S8
333 MHz	66 MHz	512 kByte	08/98