FSB - Front-Side-Bus

Im Zusammenhang mit Prozessoren, Chipsätzen und Motherboards wird immer wieder vom Front-Side-Bus, kurz FSB, gesprochen. Zu Deutsch "Vorderseitenbus" ist er nichts anderes als die Schnittstelle bzw. eine Direktverbindung (ohne Protokoll und Datenflusskontrolle) zwischen Prozessor und Chipsatz (Northbridge). Die Hardware-Schnittstelle des FSB ist ein Sockel oder ein Slot, je nach Bauform des Prozessors.
Die Taktfrequenz und die Bus-Breite (in Bit) bestimmen die Geschwindigkeit, mit der die Daten zwischen Prozessor (CPU) und Chipsatz übertragen werden.

Der Front-Side-Bus entscheidet über die Bandbreite der CPU zum Chipsatz, zum Arbeitsspeicher, zur Grafikkarte und zum Rest des Systems. Die Bandbreite der CPU sollte im Idealfall gleich der Bandbreite des Hauptspeichers sein. Ansonsten sind Prozessor und Speicher schlecht aufeinander abgestimmt und die Leistung der einen oder anderen Komponente wird schlicht verschwendet.

Der Begriff "Frontside" entstand aus der historischen Unterscheidung zum "Backside-Bus". Er diente bei älteren Prozessoren zur Anbindung externer Cache-Bausteine. Etwas später wurden die Taktfrequenzen der Prozessoren höher, als beim Systembus. Davor war der Prozessor und die Schnittstellencontroller genauso schnell getaktet. Sie hingen zusammen an einem gemeinsamen Bus, den man als Systembus bezeichnet hat. Mit der Aufteilung des Systembusses in den Front-Side-Bus (FSB) und dem Peripherie-Bus (ISA, PCI) wurden die Prozessortaktraten vom Systembus entkoppelt. Ab diesem Zeitpunkt musste ein Vermittlerbaustein den Datenfluss wegen den unterschiedlichen Taktraten (FSB, Peripherie und Arbeitsspeicher) koordinieren. Der Chipsatz (Northbridge) hat diese Aufgabe übernommen. Der FSB diente dann als Verbindung zwischen Hauptprozessor und Chipsatz. Einen reinen Systembus gibt es seitdem nicht mehr. Die Art und Weise der Adressierung von Speicher und Peripherie ist jedoch gleich geblieben.

Zusammenhang zwischen FSB und RAM

Der Prozessor ist der Teil im Computersystem, der den Arbeitsspeicher hauptsächlich nutzt. Deshalb sollte die Verbindung zwischen Prozessor (CPU) und Arbeitsspeicher (RAM) aufeinander abgestimmt sein. Bei der Frage, welcher Speicher zum Einsatz kommen soll, orientiert man sich am FSB des Prozessors. Im Optimalfall ist der Prozessor über den FSB und der Speicher über den Speicherbus mit der gleichen Bandbreite an den Chipsatz angebunden. Denn für eine optimale Rechenleistung sollte der Hauptspeicher und der Front-Side-Bus (FSB) dieselbe Transferleistung haben. Dann ist das System optimal aufeinander abgestimmt.
Die FSB-Bezeichnung (z. B. FSB400) bezieht sich auf die Anzahl der 8 Byte großen Datentransfers pro Sekunde. Die 8 Byte ergeben sich aus den 64 Datenleitungen, die zwischen Prozessor und Chipsatz verlaufen. Da ein Byte acht Bit sind, ergeben sich aus 64 Bit acht Byte. Bezogen auf den Front-Side-Bus FSB400 (400 MHz) ergibt sich eine Datentransferrate von maximal 3,2 Milliarden Byte pro Sekunde. Als Gegenstück auf der Speicherseite verwendet man ein PC3200- oder PC2-3200-Speichermodul (abhängig vom Chipsatz und Motherboard). Auch wenn der Chipsatz bzw. das Motherboard einen schnelleren Speicher (z. B. PC2-4200) unterstützt, orientiert man sich an der Geschwindigkeit des FSB. Natürlich kann man auch einen schnelleren Speicher verwenden. Doch dann hat man auf der Seite des Speichers Leistung verschenkt. Es lohnt sich kaum, den Speicher schneller zu takten, als den FSB. Ist der Speicher langsamer als der FSB, dann bleibt der Prozessor hinter seiner eigentlichen Leistung zurück.

Der klassische Front-Side-Bus (FSB)

Der klassische Front-Side-Bus ist eigentlich kein richtiger Bus, sondern nur mehrere parallele Leitungen, die vom Prozessor zum Chipsatz führen.
Die Kommunikation auf dem Front-Side-Bus läuft je nach Prozessor mit einer Taktrate von 66, 75, 83, 95, 100, 133, 166, 200, 266, 333 oder 400 MHz. Dieser Grundtakt zwischen Prozessor und Chipsatz wird vom Systemtaktgeber festgelegt. Der klassische Front-Side-Bus hat eine Busbreite von 64 Bit. Busbreite und Taktrate unterliegen räumlichen und physikalischen Grenzen. Um die Transferrate zu steigern lassen sie sich nicht beliebig erhöhen. Deshalb hat man das Double-Data-Rate-Verfahren (DDR) entwickelt. Indem man pro Takt zwei Datenworte überträgt, verdoppelt sich die maximal theoretische Übertragungsrate. Dieses Verfahren wird auch beim Arbeitsspeicher (DDR-SDRAM) eingesetzt.
Man erhöht die Anzahl der Datenworte pro Takt, um die Probleme, die bei hohen Taktraten entstehen, zu vermeiden. Bei hohen Taktraten sind Leitungsführung und -übergänge, wie z. B. Steckkontakte, problematisch. Da der Prozessor über einen Slot oder Sockel und mehrere mm/cm Leiterbahn mit dem Chipsatz verbunden ist, würde diese Übertragungsstrecke wegen äußerer Einflüsse und Übersprechen sehr fehleranfällig sein.
Um die Übertragungsleistung noch weiter zu steigern, werden 4 Datenworte pro Takt (QDR/DDR2) übertragen.

Physikalische Frequenz (Grundtakt)	66 MHz	75 MHz	83 MHz	95 MHz	100 MHz	133 MHz	166 MHz	200 MHz	266 MHz	333 MHz	400 MHz
1 Datenwort pro Takt (SDR)	FSB66	FSB75	FSB83	FSB95	FSB100	FSB133	FSB166	FSB200	-	-	-
2 Datenwörter pro Takt (DDR)	FSB133	FSB150	FSB166	FSB190	FSB200	FSB266	FSB333	FSB400	-	-	-
4 Datenwörter pro Takt (QDR)	-	-	-	-	FSB400	FSB533	-	FSB800	FSB1066	FSB1333	FSB1600

Weil bei parallelen Leitungen (klassischer Bus) die Taktfrequenz und die Busbreite (Anzahl der Busleitungen) räumlich begrenzt sind, wurden serielle Verbindungstechniken entwickelt, um Prozessor und Chipsatz miteinander zu verbinden. Im Gegensatz zu Intel ist AMD frühzeitig zu einer seriellen Verbindungstechnik gewechselt, die deutlich schneller war und skalierbar ist.

HyperTransport von AMD

HyperTransport wurde ursprünglich von der Firma Alpha Prozessors Inc. als Lightning Data Transfer (LDT) entwickelt. In Zusammenarbeit mit AMD entstand mit HyperTransport ein offener Standard. HyperTransport ist eine serielle Verbindungstechnik, die sich zur Verbindung von integrierten Schaltkreisen eignet. So setzt AMD HyperTransport als Verbindung zwischen Prozessor, Chipsatz und Arbeitsspeicher ein.
Die 16-Bit-Ausführung von HyperTransport mit 800 MHz kann 3,2 GByte/s (26,1 GBit/s) pro Richtung übertragen.
Zentraler Bezugspunkt der Taktfrequenz von HyperTransport ist die Basisfrequenz. Sie beträgt 200 MHz. Jede Taktrate von Prozessor und Speicher steht im Verhältnis zu dieser Frequenz. Um zum Beispiel auf eine Taktfrequenz von 800 MHz zu kommen, wird ein Multiplikator von drei verwendet.

QuickPath Interconnection von Intel

QPI ersetzt den Front-Side-Bus (FSB) bei Intel. Wie HyperTransport von AMD ist QPI eine serielle Punkt-zu-Punkt-Schnittstelle. Das Interface ist eine Kombination aus HyperTransport und PCI Express.
Ein Full-Width-QPI-Port besteht aus 20 Links pro Richtung, die jeweils bis zu 6,4 GBit/s übertragen. Weil 4 von 20 Links CRC-Prüfsummen übertragen, beträgt die Nutzdatenbreite 2 Byte (16 Bit). Ein Full-Width-Link kann also pro Richtung 12,8 GByte/s übertragen. Vollduplex kommt man sogar auf 25,6 GByte/s.
Weil pro Link ein ebenfalls differenzielles Taktsignal hinzukommt, braucht ein Full-Width-QPI-Link insgesamt 84 Signalleitungen.

Media Interface oder PCIe - PCI Express

Moderne Prozessoren vereinigen Hauptprozessor, Grafikprozessor und Speicher-Controller in sich. Das bedeutet, der Chipsatz verliert seine Bedeutung. Er dient nur noch dazu, um interne und externe Schnittstellen für Erweiterungen, Festplatten und Laufwerke bereit zu stellen. Der Chipsatz wird dann nicht mehr mit einem FSB oder einer FSB-ähnlichen Verbindung mit dem Prozessor verbunden, sondern über eine PCIe-Verbindung oder ein Media Interface. Der dafür notwendige Controller befindet sich im Prozessor.

Übersicht: Front-Side-Bus / HyperTransport / QuickPath Interconnection

FSB	Prozessor	physikalische Frequenz (Grundtakt)	Verfahren	theoretisch maximale Datentransferrate	Speicher (Frequenz / Verfahren)
FSB100	Intel Pentium II, Pentium II, Celeron	100 MHz	SDR	800 MByte/s	1 x PC100 (100 MHz / SDR)
FSB133	Intel Pentium III, Celeron, VIA C3	133 MHz	SDR	1066 MByte/s	1 x PC133 (133 MHz / SDR)
FSB200	VIA C3	200 MHz	SDR	1,6 GByte/s	1 x PC1600 (100 MHz / DDR)
FSB200	AMD Athlon, Duron	100 MHz	DDR	1,6 GByte/s	1 x PC1600 (100 MHz / DDR)
FSB266	AMD Athlon, Athlon XP, Duron	133 MHz	DDR	2,1 GByte/s	1 x PC2100 (133 MHz / DDR)
FSB333	AMD Athlon XP, Sempron	166 MHz	DDR	2,7 GByte/s	1 x PC2700 (166 MHz / DDR)
FSB400	AMD Athlon XP	200 MHz	DDR	3,2 GByte/s	1 x PC3200 (200 MHz / DDR)
FSB400	Intel Pentium 4, Celeron, Xeon	100 MHz	QDR	3,2 GByte/s	1 x PC3200 (200 MHz / DDR)
FSB533	Intel Pentium 4, Celeron, Xeon	133 MHz	QDR	4,3 GByte/s	2 x PC2100 (133 MHz / DDR)
FSB800	Intel Pentium 4, Xeon, Core 2 Duo/Extreme	200 MHz	QDR	6,4 GByte/s	2 x PC3200 (200 MHz / DDR)
FSB1066	Intel Pentium 4, Xeon, Core 2 Duo/Extreme	266 MHz	QDR	8,5 GByte/s	2 x PC2-4300 (266 MHz / DDR2
FSB1333	Intel Core 2 Quad, Xeon	333 MHz	QDR	10,6 GByte/s	2 x PC2-5300 (333 MHz DDR2)
FSB1600	Intel Xeon	400 MHz	QDR	12,6 GByte/s
HT800 8x8	AMD64	800 MHz	DDR	1,6 GByte/s	2 x PC3200 (200 MHz / DDR)
HT800 16x16	AMD64	800 MHz	DDR	3,2 GByte/s
HT1000 16x16 (1.1)	AMD64	1000 MHz	DDR	4,0 GByte/s	2 x PC2-4300 (266 MHz / DDR2)
HT2600 16x16 (3.0)	AMD64	1 bis 2,6 GHz	DDR	variabel
QPI	Intel Core i7		DDR	25,6 GByte/s	3 x PC3-8500 (266 MHz / DDR3-1066) 3 x PC3-12800 (400 MHz / DDR3-1600)