Das RS-Flipflop und die elegante Entstörung
RS-Flipflop mit Opamp

Einleitung

Digitale Schaltungen sind anfällig auf Störungen. Besonders auf steilflankige Rechteckspannungen. Die Ursache kann das Ein- und Ausschalten eines (teil-)induktiven Verbrauchers (Relais, Motor, Ventil) sein. Die Einkopplungen erfolgen oft durch parasitäre niedrige Kapazitäten. Diese bilden mit den Widerständen in den Schaltkreisen passive Hochpassfilter. Aus der CR-Signaldifferenzierung entstehen extrem kurzzeitige Impulse. Diese Nadelimpulse stören die Zustände von Flipflops, Register und andere sequentiellen Schaltkreise. Die Auswirkungen solcher Störungen können je nach Anwendung dramatisch sein.

Ein kurzer Überblick zeigt die üblichen Entstörmassnahmen in einer digitalen Einheit. Gleich danach geht es zum Hauptthema, dem RS-Flipflop (RS-FF), bei dem eine besonders wirksame und sichere Entstörung dann möglich ist, wenn das RS-FF quasidiskret mit NAND- oder NOR-Gattern realisiert ist. Mit einer gewissen Einschränkung in der Anwendung, eignet ein solch entstörtes RS-FF zusätzlich in der Funktion als Auto-Reset. Dies ist ein Reset, der bei der Einschaltung der Betriebsspannung erzeugt wird. Der nächste Schritt geht zur richtigen Auto-Reset-Funktion mit einem zusätzlichen NAND- oder NOR-Gatter oder alternativ mit einer kleinen Transistorschaltung. Dies eignet sich dann, wenn kein freies NAND- oder NOR-Gatter zur Verfügung steht.

Ein ganz spezielles (exotisches) RS-FF kommt in einem Elektronik-Minikurs zum Einsatz, bei dem ein Präzisions-Schmitt-Trigger das Hauptthema ist. Dieses RS-FF arbeitet mit einem Opamp oder Komparator. Man kann es ebenso gut entstören und es taugt auch für einfache Anwendungen, z.B. in Verbindung mit einem Relais. Eine solche Anwendung wird hier vorgestellt.

WICHTIG: Im Nebeneffekt lernt man hier, dass das Schaltschema eines IC im Datenblatt sehr nützlich sein kann, um zu erkennen, ob etwas auch wirklich so funktioniert, wie es an anderer Stelle im Datenblatt beschrieben ist. Wir lernen hier, dass die Aussage, der LM324- und LM358-Opamp arbeitet bis hinunter auf 0 VDC (Singlesupply-Mode), mit Vorsicht zu "geniessen" ist.

Datenblätter zu den hier diskutierten elektronischen Komponenten:
74HC00 ; 74HC02 ; 74HC132 ; 74HC74 ;
CD4001B/CD4011B(äquivalent zu MC14001B/MC14011B) ;
CD4020B, CD4040B(äquivalent zu MC14020B/MC14040B) ;
CD4021B(äquivalent zu MC14021B) ;
LM324 ; LM358 ; TLC271 ;

Entstörungsmassnahmen bei digitalen Einheiten

Bild 1 zeigt eine beliebige digitale Schaltung mit drei Ein- (DE1 bis D3) und zwei Ausgängen (DA1 und DA2). Auf die drei Eingänge folgen je ein passives LC-Tiefpassfilter mit L3*C4, L4*C5 und L5*C6. *-Symbole zwischen L und C oder R und C setze ich dann, wenn es eine Zeitkonstante oder eine Filterfunktion andeuten soll. Eine exakte und allgemein gültige Dimensionierung, quasi als Faustregel, gibt es hier nicht. Wichtiger an dieser Stell ist, worauf man achten muss. Die Flankensteilheiten an DEx (DE1, DE2 oder DE3) dürfen nicht unzulässig reduziert werden. Informationen liefern dazu die Datenblätter der verwendeten digitalen Schaltungen in Block A. Man darf davon ausgehen, dass die Induktivitäten im unteren µH-Bereich und die Kapazitäten im pF- oder vielleicht noch im 10pF-Bereich liegen. An den Ausgängen DA1 und DA2 benötigt es ebenfalls solche LC-Filter. Nur so blockt man die Störungen von aussen wirksam ab, denn sonst können auch über die Ausgänge feine Nadelimpulse zu den digitalen Einheiten A und B gelangen.

Für die Netzteilschaltung empfiehlt sich das übliche Netzfilter mit einer stromkompensierten Drossel und den Kondensatoren C1 (X-Type), C2 (Y-Type) und C3 (Y-Type). Diese Netzfilter-Schaltung gibt es auch fertig eingebaut in Apparatesteckern. Dieser Link zeigt ein Schaffner-Produkt. Diese Firma ist führend auf diesem Gebiet und bietet eine breite Palette mit unterschiedlichen HF-Dämpfungskurven und maximalen Belastungsströmen an. Gemäss meinen frühen Erfahrungen mit den besonders störempfindlichen TTL-ICs, gelingt die Störunterdrückungen mit solchen Stecker-Filtern sehr gut. Auf jedenfall besser als mit den Einbau-Filtern, weil bei diesen noch immer kurze Drähte oder kurze Leiterbahnen mit unentstörten 230 VAC im Innenraum des Apparategehäuse sich befinden und als unerwünschte Sendeantennen wirken.

Was kann man noch zur weiteren Entstörung beitragen? Etwas das man grundsätzlich immer tut! Bei jedem digitalen IC zwischen Speisung und GND ein Keramik-Kondensator (Kerko) mit normalerweise 100 nF. Symbolisch wird dies mit C9 und C10 und mit dem IC im kleinen punktierten Rechteck angedeutet. Im vorliegenden Beispiel lohnt es sich vielleicht der Speisung für die digitalen Einheiten eine Drossel L2 zu spenden. Nicht wegen dem AC/DC-Wandler (Netzteil). Wegen der Relaisschaltung. Da könnten sich problemlos über die parasitäre Kapazität zwischen den Relaiskontakten und der Spule feine Nadelimpulse von aussen einkoppeln. Diese werden von der Spule zur Speisung +Ub übertragen. L2/C9,C10 blocken diese ab. Aber auch über die Basis des Transistors T könnten störende Nadelimpulse die Digitale Einheit B erreichen und von da aus geht es gleich weiter zur Einheit A. Dies lässt sich mit R1, R2 und C11 verhindern. Alle Kondensatoren von C4 bis C11 müssen Kerko sein, weil nur diese die kleinst mögliche parasitäre Induktivität aufweisen.

Wozu die Freilaufdiode D gut sein soll, ist allgemein bekannt. Sie verhindert eine hohe Selbstinduktionsspannung der Spule im Moment des Abschalten des Stromes. Die Diode D schliesst kurz und es fliesst kurzzeitig ein Selbstinduktionsstrom, begrenzt durch den Innenwiderstand der Spule. Dies schützt den Transistor T vor hohe Spannungsspitzen. Die Stromfestigkeit der Diode sollte stets etwa gleich gross wie der Nennstrom der Relaisspule sein. Wenn es etwas weniger ist, ist dies allerdings nicht kritisch, weil die Abschaltdauer sehr kurz ist. In sehr vielen DC-Relais-Anwendungen eignet sich die Kleinsignaldiode 1N914 (1N4148) bestens.

Zum Schluss dieses Kapitels so noch erwähnt, dass eine Printebene als GND-Fläche (GND-Plane) dienen soll. Nur so verhindert man wirksam GND-Stromschlaufen, welche an gewissen Stellen Nadel-Spannungsimpulse begünstigen können, weil diese durch parasitäre Leiterbahninduktivitäten nicht genug abgeleitet werden.

Der Spezialfall RS-Flipflop

Mit einem RS-Flipflop (RS-FF), das zum Ein- und Ausschalten langsamer Vorgänge (Lampen, Relais, etc.) dient, gibt es eine effiziente Entstörmassnahme. Dies ist aber nur möglich, wenn kein integriertes RS-FF, z.B. als Teilfunktion eines D-Flipflop (D-FF), zum Einsatz kommt, wie man dies hier sehen kann. Dieses logische Funktionsschema zeigt eines der beiden D-FF des 74(HC)74 mit der Möglichkeit, den Logikpegel an den Ausgängen Q und /Q mittels Daten- und Takt-Eingang zu setzen und zurück zu setzen. Es ist allerdings auch möglich nur die R/S-Funktion mit den Eingängen Set und Reset zu benutzen, wobei der logische Zustand, HIGH oder LOW, des Daten- und Takt-Einganges irrelevant ist. Mehr dazu im Datenblatt des 74HC74 (Datenblatt-Links in der Einleitung!). Siehe die ersten zwei Zeilen in der Function-Table auf Seite 2. Will man bei der RS-Funktion die Störsensibiltät drastisch reduzieren, muss man einen der Rückkopplungswege zwischen dem einen NOR-Gatter-Ausgang und dem andern NOR-Gatter-Eingang eine Verzögerung einbauen, so dass kurzzeitige Nadelimpulse nicht den logischen Zustand von Q und /Q beeinflussen können. Da es diesen Zugriff nicht gibt, muss man das RS-FF mit NAND- oder NOR-Gattern quasi diskret realisieren.

Teilbild 2.1a zeigt das typische RS-FF mit zwei NAND-Gates. Zum Einsatz kommen die beiden CMOS-Varianten 74HC00 oder CD4011B (MC14011B). Die fallende Flanke mit anschliessendem LOW-Pegel am Set-Eingang /S setzt Q auf logisch HIGH und /Q auf logisch LOW. Die fallende Flanke mit anschliessendem LOW-Pegel am Reset-Eingang /R setzt Q auf logisch LOW und /Q auf logisch HIGH. Zum Rücksetzen dient der breit dargestellte Impuls A und zum Setzen der breit dargestellte Impuls B mit jeweils der beginnenden fallenden Flanke. Nun sieht man allerdíngs, dass dieses RS-FF nicht das tut was es soll, wie das Diagramm in Teilbild 2.1b zeigt. Das kommt davon, dass die /S- und /R-Eingänge mit feinen Nadelimpulsen überlagert sind, die deutlich kleinere Impulszeiten als 100 ns aufweisen können. Die fallenden Flanken mit anschliessenden sehr kurzzeitigen LOW-Pegeln dieser Nadelimpulse schalten das RS-FF ebenfalls und dies hat falsche Q- und /Q-Augangspegel zur Folge. Schlimm, wenn an einem solchen Q- oder /Q-Ausgang, mittels einer Leistungsstufe (Relais, Triac, Power-MOSFET, etc.), z.B. ein Motor oder ein Ventil betrieben wird.

Etwas merkwürdige Formulierung: "Die fallende Flanke mit anschliessendem LOW-Pegel" bringt zum Ausdruck, dass der sequentielle Schaltkreis eines solchen RS-FF pegel- und nicht flankengetriggert ist. Im Grunde genommen darf die Flanke ganz langsam fallen. Sobald die Spannung einen gewissen Wert unterschreitet, wird der Set- oder Resetzustand ausgelöst. Dies zeigt die Abhängigkeit vom Pegel. Dies kommt vor allem dann klar zum Ausdruck, wenn in einem Rückkopplungspfad eine RC-Schaltung das Set- oder Resetsignal verzögert. Der triggernde LOW-Pegel muss entsprechend der RC-Schaltung eine gewisse Zeit dauern damit das RS-FF setzt oder zurücksetzt, wie dies die Teilbilder 2.1b und 2.2b zeigen mit td (time-delay).

Teilbild 2.1b zeigt die RS-FF-Schaltung mit der RC-Schaltung (R1*C1) in der Rückkopplungsschleife. Es ist ein einfaches passives RC-Tiefpassfilter. Mit den Beispielwerten von 10 k-Ohm und 1 nF beträgt die Zeitkonstante 10 µs. Diese Angabe ist hier nützlicher als die Grenzfrequenz. Diese 10 µs reichen völlig damit die angedeuteten Nadelimpulse keine Wirkung haben. Selbstverständlich setzt es voraus, dass eine an /S und /R vorgeschaltete Schaltung ebenfalls mit passenden Massnahmen entstört ist und das zugehörige Netzteil natürlich ebenso. Dies ist eine kleine Zusatzmassnahme mit einem einfachen RC-Glied als sich lohnender und empfehlenswerter Worstcase-Schutz mit geringstem Aufwand! Man darf problemlos C1 auch auf 10 nF (T = 0.1 ms) oder 100 nF (T = 1 ms) erhöhen. Viel mehr bringt dies allerdings nicht mehr. Man sollte auch nicht übertreiben, weil wenn diese Zeitkonstante zu gross gewählt wird, muss man auch darauf achten, dass die /R- und /S-Impulsdauer A und B sicher nicht zu kurz sind.

Da digitale CMOS-Schaltungen zum Einsatz kommen, kann man für R1 theoretisch beliebig hochohmige Widerstände einsetzen. Bei den früheren TTL-Schaltungen war dies nicht möglich, weil aus dem Grund des nicht zu niedrigen Signal/Stör-Abstandes ein Widerstand am TTL-Eingang nicht grösser als 390 Ohm sein darf, wenn dieser mit GND Kontakt hat. Genau dies trifft hier, je nach Logikzustand des RS-FF, zu. Bei der Verwendung von L- oder LS-TTL darf dieser Widerstand (R1) nicht grösser als 2.2 k-Ohm sein. Jedoch auch hier bei CMOS sollte man nicht übertreiben, weil zu hochohmige Schaltungen sind generell ebenso störanfällig, wenn auch in anderer Weise. R1 darf aber locker 100 k-Ohm haben oder in einer batteriebetriebenen Schaltung, die ganz besonders wenig Standby-Leistung verbrauchen soll, liegt auch mal 1 M-Ohm drin. Bei 1 M-Ohm und 100 pF (C1) beträgt die Zeitkonstante bereits 100 µs.

Was ist anders bei den Schaltungen in den Teilbildern 2.2a und 2.2b? Anstelle von NAND- werden NOR-Gatter des Typs 74HC02 oder CD4001B (MC14001B) eingesetzt. Unter Umständen ist es vorteilhaft, wenn an den Eingängen LOW als Ruhepegel vorliegt und mit der steigenden Flanke in Richtung HIGH-Pegel das RS-FF schaltet wird. Mit NOR-Gattern ist dies möglich. Das Funktionsprinzip eines RS-FF ist exakt das selbe wie die Teilbilder 2.1a und 2.1b zeigen, nur die Impulsdiagramme der Eingangsspannungen sind invertiert. Deshalb sind bei den Eingängen S und R auch vertauscht.

Mit Teilbild 2.2b kommen wir noch zur brennenden Frage, warum hier C1 nach +Ub (Betriebsspannung der ICs in Bild 2) und nicht auch nach GND geschaltet ist und was soll denn da auch noch Ck? Alles der Reihe nach. Angenommen die Einschaltung der Betriebsspannung geschieht sehr schnell, dann kann C1 bei diesem kurzen Augenblick mitwirken das RS-FF in den Reset-Zustand zu versetzen. In diesem Fall arbeiten R1 und C1 auch als Auto-Reset. Dazu betrachten wir einfachheitshalber Teilbild 2.1b. Wenn an /R der Resetvorgang inaktiv ist, also /R auf HIGH liegt, dann liegt der andere Eingang des NAND:B während des schnellen Aufladens von C1 kurz auf LOW und dies erzeugt einen Reset. Q = LOW und /Q = HIGH. Genau dies geschieht beim Einschaltvorgang, wenn dieser schnell (steilflankig) genug ist.

In Teilbild 2.2b gilt für Set und Reset der HIGH-Pegel. Der Reset folgt auf den einen Eingang des NOR:A und der andere wo C1 angeschlossen ist, soll den Resetvorgang beim Einschalten auslösen. Darum liegt hier C1 an +Ub. Ck, ebenfalls ein Kerko mit vorzugsweise 100 nF, ist der stets notwendige Stütz-, bzw. Blockkondensator, der bei jedem digitalen IC ganz nahe zwischen +Ub und GND eingesetzt werden muss, um eine niedrige Impedanz bei den Vorgängen von steilen Flanken und somit eine gute Funktionsstabilität zu gewährleisten.

Diese sehr einfache Auto-Resetfunktion funktioniert nur dann, wenn die Betriebsspannung +Ub sehr niederohmig, vorzugsweise mit einem mechanischen (Kipp-)Schalter, ein- und ausgeschaltet wird. Dann ist die Flanke beim Einschaltvorgang steil genug. Wenn man denn diese Funktion in der einfachen Form haben will, empfiehlt sich dann die R1*C1-Zeitkonstante auf 100 µs (C1 = 10 nF) zu erhöhen. Benötigt man die Auto-Reset-Funktion nicht, kann man C1, wie in Teilbild 2.1b mit NAND-Gattern, mit GND verbinden. Das ist HF-mässig eigentlich auch die bessere Lösung. Die Störsicherheit beruht auf einer Verzögerung, gegeben durch das Umladen von C1. Die Polarität der Spannung spielt dabei keine Rolle. Nachfolgend in Teilbild 3.3 mit dem zusätzlichen Autoreset ist das auch so realisiert. Beachte das Ausrufzeichen auf das GND-Symbol bei C1 in Teilbild 3.3 im nachfolgenden Kapitel.

Auto-Reset-Zusatz

Teilbild 3.1: Mit dem zusätzlichen NAND-Gatter NAND:C, als Inverter geschaltet, und der Diode D1, lässt sich eine einfache Auto-Resetschaltung realisieren. Diese drei NAND-Gatter A, B und C sind in einem Quad-2-Input-NAND-Gate enthalten. 74HC00 (HCMOS) oder CD1011B (CMOS). Diese Zusatzschaltung für die Autoreset-Funktion ist sinnvoll, wenn ein Netzteil primärseitig ein- und ausgeschaltet wird, weil die Anstiegszeit von +Ub viel zu lang dauert, dass sie noch vernünftig mit R1 und C1 funktioniert.

Auto-Reset: Beim Einschalten des Netzteiles steigt +Ub in der Regel innerhalb weniger Zehntelsekunden auf den Nennwert, z.B. +5 VDC bei HCMOS-ICs (74HC00) oder z.B. +12 VDC bei CMOS (CD4011B oder MC14011B). Am Anfang liegt die Spannung am Eingang des NAND:C bei fast +Ub. C2 ist noch entladen. In diesem Zustand liegt der Ausgang des NAND:C auf LOW (GND-Pegel). Der eine Eingang von NAND:B, im Pfad Diode D1, wird dadurch ebenfalls auf LOW gesetzt, wobei die LOW-Spannung wegen der Fluss-Spannung von D1 etwas höher liegt als GND. Bei einer Siliziumdiode sind es etwa 0.7 V und bei einer Schottky-Diode 0.3 V. Dies gilt aber nur für einen sehr kurzen Augenblick, falls vor dem Auto-Reset Q auf HIGH liegt. Dabei fliesst ein kleiner Strom von Q über R1 und D1 zum NAND:C-Ausgang (LOW-Zustand). Dieser Vorgang setzt das RS-FF rasch zurück, Q = LOW und /Q = HIGH. Von diesem Moment an ist D1 stromlos, weil an deren Anode und Kathode GND-Potenzial liegt. Durch das weitere Aufladen von C2 unterschreitet die Spannung am Eingang des NAND:C +Ub/2 und der Ausgang des NAND:C schaltet von LOW auf HIGH. Von diesem Augenblick an arbeitet das RS-FF. Bei einer fallenden Flanke und anschliessend kurzzeitigem LOW-Pegel an /S (Set) schaltet Q auf HIGH (/Q auf LOW) und bei einer fallenden Flanke und anschliessend kurzzeitigem LOW-Pegel an /R (Reset) schaltet Q auf LOW und /Q auf HIGH.

Schmitt-Trigger nicht nötig: In der Regel gilt, dass digitale Schaltungen keine analogen Eingangssignale vertragen. Bei sequentiellen Schaltkreisen (Flipflop, Counter, Register) werden maximal zulässige Anstiegs- und Fallzeiten (Clock Rise and Fall Time) der Schaltflanken gefordert. Werden diese Zeiten überschritten, arbeitet die Schaltung nicht mehr richtig. Beim Schieberegister CD4021B betragen diese maximal zulässigen Zeiten 15 µs. Schaut man nach im Datenblatt des Binär-Counter CD4020B und CD4040B, liest man, dass diese Zeiten unendlich lang sein dürfen. Dies ist deshalb möglich, weil es zwischen dem Eingang und dem eigentlichen Takt-Eingang ein Schmitt-Trigger enthält, der für eine ausreichend hohe Flankensteilheit sorgt, unabhängig davon wie langsam die Flanke am Eingang steigt oder fällt.

NAND (74HC00) vs NAND-Schmitt-Trigger (74HC132): Teilbild 3.2a zeigt was passiert, wenn am Eingang eines NAND-Gatter die Eingangsspannung Ue zwischen GND und +Ub langsam, z.B. mit einem Potmeter, erhöht wird. Zuerst bleibt Ua auf dem HIGH-Pegel von +Ub. Knapp unterhalb von +Ub/2 steigt der Betriebsstrom Ib deutlich an und erreicht bei +Ub/2 etwa 5 mA (+Ub = 5 VDC). An Ua befindet sich keine nennenswerte Last (Oszi-Messsonde). Dieser erhöhte Betriebsstrom ist der Drainstrom durch die teilweise leitenden P- und N-Kanal-MOSFETs der Ausgangsstufe (Buffer) des NAND-Gatter. Erhöht man Ue weiter nimmt dieser Strom wieder ab und knapp oberhalb von +Ub/2 fällt Ua stabil auf den GND-Pegel. In diesem schmalen Bereich von knapp unterhalb und knapp oberhalb von +Ub/2 - etwa 0.1 V - oszilliert Ua mit einer sehr hohen Frequenz von beinahe 100 MHz bis zum maximalen Amplitudenwert von +Ub und GND. C muss ein Keramikkondensator (Kerko) sein. Er sorgt dafür, dass die Eingangsimpedanz niedrig bleibt. Im logisch korrekten Zustand beträgt der Betriebsstrom Ib bei einer Umgebungstemperatur von 25 ºC höchstens 2 µA. Für diesen Test empfiehlt es sich ein GND-Plane zu benutzen, weil sonst die geringsten parasitären Induktivitäten diesen Oszillationsvorgang stören.

Zurück zu Teilbild 3.1: Warum ist es hier ohne Schmitt-Trigger-Eigenschaft zulässig, dass am Eingang des NAND:C die Flankenzeit recht hoch sein darf und die Schaltung arbeitet trotzdem korrekt? Es ist tatsächlich der Fall, dass die Ausgangsstufe eines solches NAND-Gatters zum Oszillieren neigt, wenn am Eingng etwa +Ub/2 vorliegt. Allerdings spielt das hier keine Rolle, weil das passiert nur einmal während des Ein- und Ausschaltvorganges. Ein Nachteil ohne Folgen besteht darin, dass auch im Augenblick des Ausschaltens ein Reset des RS-FF ausgelöst werden kann, wenn beim Oszillieren der LOW-Pegel erreicht wird. Bei einer R2*C2-Zeitkonstante von einer Sekunde beträgt die Oszillationsdauer beim Durchgang von +Ub/2 (5V/2) nur gerade etwa 20 ms. Wenn +Ub = 12 VDC sind es etwa 50 ms. Will man die Oszillation trotzdem unbedingt vermeiden, kann anstelle eines 74HC00 ein 74HC132 oder anstelle eines CD4011B ein CD4093B eingesetzt werden. Diese NAND-Gatter haben Schmitt-Trigger-Eigenschaften. Man lese bei Interesse dazu die Datenblätter. Links dazu in der Einleitung.

Dazu betrachten wir in Teilbild 3.2b die Schaltung mit dem Schmitt-Trigger-NAND-Gatter 74HC132. Es ist die selbe Testschaltung wie die in Teilbild 3.2a. Hier gibt es keine Oszillationstendenz, weil die Funktion des Schmitt-Triggers eine Hysterese bewirkt. Dies kann u.U. vorteilhaft sein, wenn die hohe Oszillationsfrequenz, wenn auch nur kurz im Einsatz, irgendwelche Teile der weiteren Schaltung oder sonst etwas stört. In diesem Fall tauscht man in Teilbild 3.1 das 74HC00 durch 74HC132. NAND:A und NAND:B haben dann auch Schmitt-Triggerfunktion, wenn die ganze Schaltung durch das selbe IC betrieben wird. Das funktioniert problemlos. Die selben Überlegungen gelten natürlich auch, wenn anstelle der HCMOS- die CMOS-ICs im Einsatz sind. Da würde dann ein CD4011B durch ein CD4093B getauscht. Man beachte, dass die CMOS- mit den HCMOS-IC-Familien nicht pinkompatibel sind!

Wozu R3 und D2 mit R4: Wir betrachten wieder Teilbild 3.1. R3 empfiehlt sich zur sichereren Vermeidung eines Latchup-Effektes. Dieser könnte eintreten, wenn beim Ausschaltvorgang von +Ub der Knotenpunkt zwischen C2 und R2 kurzfristig negativer als GND werden kann. Mit R3 wird der Strom soweit reduziert, dass es nicht zum Latchup-Effekt kommt. Zwar haben alle digitalen Familien-IC-Systeme eingangsseitig Anti-Latchup-Netzwerke. Besser ist es, wenn man sich nicht all zu sehr auf diese alleine verlässt.

D2 und R4 spielen eine Extrarolle, die nicht unbedingt sein muss. Wenn man, wie es oft üblich ist, nach dem Aus- nicht sofort wieder einschaltet, hat man die Gewissheit, dass sich C2 so schnell über R2 entlädt, wie zuvor beim Einschalten die Aufladung erfolgte. Will man trotzdem eine wesentlich schnellere Ent- als Aufladung, kann man D2 in Serie mit R4 zu R2 parallel schalten. Die Entladung von C2 ist etwa 100 mal schneller als die Aufladung, allerdings voraus gesetzt, dass beim Ausschalten +Ub möglichst schnell 0 VDC hat.

Teilbild 3.3: Es gibt keine NOR-Gatter mit Schmitt-Triggerfunktionen. Also geht es nur ohne. Weil das RS-FF mit NOR-Logik auf die steigende Flanke, bzw. HIGH-Pegel anspricht, invertiert dies so ziemlich alles und deshalb auch die Auto-Reset-Schaltung. Das Funktionsprinzip bleibt das selbe. Da hier eine richtige Auto-Resetschaltung zum Einsatz kommt, im Vergleich zu Teilbild 2.2b, ist C1 anstelle mit +Ub mit GND verbunden. Das ist die eigentlich bessere Lösung, weil +Ub auch mal Störungen aufweisen könnte. Beachte das Ausrufzeichen auf das GND-Symbol bei C1.

Autoreset mit Transistor: Teillbild 4.1 zeigt das RS-FF mit zwei NAND-Gattern. Es ist grundsätzlich die selbe Schaltung wie die in Teilbild 3.1. Der einzige Unterschied besteht darin, dass für die Funktion des Auto-Reset ein NPN-Transistor anstelle des NAND:C mit Diode D1 eingesetzt wird. In beiden Schaltungen wird der Eingang von NAND:B, der mit C1 verbunden ist, während des Auto-Reset auf LOW gesetzt. Diese Methode kann sich dann eignen, wenn kein drittes NAND-Gatter zur freien Verfügung steht.

Teilbild 4.2 zeigt das RS-FF mit zwei NOR-Gattern. Es ist grundsätzlich die selbe Schaltung wie die in Teilbild 3.2. Der einzige Unterschied besteht darin, dass für die Funktion des Auto-Reset ein PNP-Transistor anstelle des NOR:C mit Diode D1 eingesetzt wird. In beiden Schaltungen wird der Eingang von NOR:A, der mit C1 verbunden ist, während des Auto-Reset auf HIGH gesetzt. Diese Methode kann sich dann eignen, wenn kein drittes NOR-Gatter zur freien Verfügung steht.

Mit Teilbild 4.1 wird erklärt wie der Auto-Reset funktioniert. Im Moment des Einschalten der Betriebsspannung +Ub (primär oder sekundär), beginnt das Aufladen von von C2 durch R2. R3 spielt noch keine Rolle. Ux hat zu Beginn die Spannung +Ub. Es folgt in T ein Basis- und Kollektorstrom. T liegt in Sättigung. Die Kollektor-Emitter-Spannung liegt bei weniger als 0.1 V, wenn Q gerade noch sehr kurzzeitig auf HIGH liegt, denn in diesem Moment des Auto-Reset wird Q auf LOW (GND) gesetzt. Dadurch wird die Kollektor-Emitter-Strecke von T stromlos. Allerdings bleibt der Kollektor von T während des Auto-Reset auf LOW. Während die Spannung an C2 exponentiell ansteigt, kommt der Moment wo die Spannung an R3 kleiner wird als die Basis-Emitter-Schwellenspannung. Dadurch öffnet T, und gibt dem RS-FF seine Funktion frei. Die weitere Ladung von C2 verläuft ab diesem Moment etwas langsamer, weil jetzt R3 und R2 zusammen als Seriewiderstand wirken. Beim Ausschalten des Gesamtschaltung schaltet +Ub zurück auf GND und damit erfolgt eine rasche Entladung von C2 über D1 und R1. Die kurzzeitige Spannungsdepolarisation an der Basis kann wegen dem hohen Wert von R2 an T keinen Schaden anrichten. Teilbild 4.2 arbeitet genauso, einfach nur mit umgekehrten Vorzeichen betreffs der Set- und Reset-Impulse.

Die Dimensionierungsangaben für eine Reset-Zeit von etwa einer Sekunde gelten für die NAND- und NOR-Gatter der CMOS- (CD4011B und CD4001B) und HCMOS-IC-Familie (74CH00 und 74HC02). 74HCT00 und 74HCT02 eignen sich eher schlechter, weil die Eingangspegel TTL-kompatibel sind. Die einzige Änderung besteht im Wert von R3. Beispiel: Für eine Betriebsspannung von +5 VDC (HCMOS) beträgt R3 47 k-Ohm und für +12 VDC (CMOS) sind es 15 k-Ohm. Präzision spielt hier keine Rolle.

Bedingung für schnelle Entladung: Bei einer netzbetriebenen Schaltung mit Trafo, Gleichrichter und Glättungselko muss der Strom der Hauptschaltung so gross sein, dass sich der Glättungselko beim Ausschalten relativ schnell entladen kann, weil C2 der Autoreset-Schaltung, kann sich nicht schneller entladen, wie dies der Entladungsvorgang des Glättungskondensators zulässt.

Bei einer mit Batterie betriebenen Schaltung, kann es gut möglich sein, dass durch die Hauptschaltung so wenig Strom fliesst, dass die Entladungsbeschleunigung kaum wirkt. Falls es die Batteriebelastung (Benutzungs/Lebens-Dauer) zulässt, kann man abhelfen mit einem Belastungswiderstand mit einer Lowcurrent-LED, die als Betriebsanzeige dient, wie es Teilbild 5.1 illustriert. Ein Widerstand parallel zur LED sorgt für vollständige Entladung.

Teilbild 5.2 zeigt eine elegantere Problemlösung mit einem Umschalter. Im ausgeschalteten Zustand entladen sich gleich alle Kondensatoren zwischen +Ub und GND. Diode Dx und Widerstand Rx schützen den Spannungsregler VR vor einem schädlichen Stromrückfluss. Dx sollte auch im niedrigen Strombereich mindestens eine Kleinleistungs-Diode, z.B. 1N4002 (1A/200V), sein. Der Wert von Rx ist etwas abhängig vor der Gesamtkapazität die entladen werden muss. Sind es z.B. um die 100 µF, beträgt die Zeitkonstante mit Rx = 100 Ohm gerade nur 10 ms. Es geht auch mit 100 ms und einem Rx-Wert von 1 k-Ohm. Die Verlustenergie über Rx ist eh sehr niedrig bei diesen kurzen Zeiten. Man hat also einen genügend grossen Spielraum.

Exotisches RS-Flipflop mit Opamp

Dieses RS-FF arbeitet mit einem Opamp (IC:B3) der als Schmitt-Trigger beschaltet ist. Ein Opamp genügt, wenn die Schaltvorgänge relativ langsam sind. Sonst muss man einen Komparator einsetzen, der alleine schon wegen der fehlenden Frequenzgangkompensation schneller arbeitet.

Und so arbeitet dieses RS-FF: Ue liegt auf +Ub/2 (Referenzspannung). Diese Spannung liegt in der Mitte zwischen den beiden Triggerspannungen Ut1 und Ut2 (Diagramm 6.3). Die steigende Flanke zu grösser als Ut1 setzt das RS-FF zurück. Ua liegt knapp über dem GND-Pegel. Die fallende Flanke zu kleiner als Ut2 setzt das RS-FF. Ua liegt leicht unterhalb von +Ub. Man liest im Datenblatt des LM324 und LM358 "Large output voltage swing = 0 VDC to V+ - 1.5 VDC". Das mit den 0 VDC ist aber reine Propaganda und stimmt nicht ganz.

Dazu muss man im "Schematic Diagram" nur die Ausgangsschaltung mit dem PNP-Transistor Q13 betrachten. Man benutze dazu das LM358-Datenblatt. Da sieht man, dass Q13 als Emitterfolger arbeitet und das bedeutet, wenn Q12 durch Sättigung seinen Kollektor auf GND zieht, dann liegt die Basis von Q13 ebenfalls beinahe auf GND. Und weil das auch für den Q13-Kollektor zutrifft, muss bei einem Stromfluss in den Q13-Emitter, die Basis-Emitter-Schwellenspannung des Q13 wirken. Fazit ist, dass in dieser Situation im Komparatorbetrieb, die Ausgangsspannung den GND-Pegel sicher nicht erreichen kann. Und dies hat zur Folge, dass die Basis eines weiteren Transistors, wie dies hier Bild 7 zeigt, im stromlosen Zustand offen da liegt und nicht auf das Emitterpotenzial (GND) referenziert ist.

Will man Ausgangsspannungen bis exakt zu +Ub und GND, muss man Rail-to-Rail-Opamps/Komparatoren einsetzen. Für sicheren GND-Wert genügt aber auch ein LinCMOS-Opamp von TI, wie der TLC271.

Das Entstörfilter besteht aus R8b und C1. Sehr kurzzeitige Störimpulse werden unterdrückt. Eine Auto-Reset-Funktion gibt es auch. Dies alles im Detail und dazu der ganze Hintergrund wozu ein solch exotisches RS-FF dient, ist in diesem Elektronik-Minikurs beschrieben:

Vom Fensterkomparator zum Präzisions-Schmitt-Trigger

Zum Schluss wollen wir noch ein kleines Brötchen backen und überlegen uns, wie kann man mit irgend einem Opamp, den man gerade zur freien Verfügung hat, ein RS-FF realisieren, welches man mit Tasten bedient. Ein geeignet Kleinprojekt für Bastler. Sowas Ähnliches gibt es bereits hier mit einem Opamp als Toggle-Flipflop, gesteuert mit einer Taste.

Es ist im Prinzip die selbe Schaltung wie in Teilbild 6.1 und genauer in Bild 6 im oben genannten Elektronik-Minikurs Vom Fensterkomparator.... Der einzige Unterschied besteht darin, dass anstelle der Schaltung des Fenster-Komparator, zwei Kipptaster mit logischen Signalen an R1 und R2 das Opamp-RS-FF setzen und zurücksetzen. Die detaillierte Information entnehme man dem oben genannten Elektronik-Minikurs.

Die Relaisschaltung ist ein Beispiel, deshalb die Bauteilwerte in Klammern. Moderne Printrelais, die viele Ampere schalten können bei 230 VAC, benötigen nur eine Spulenleistung von 250 mW. Bei einer Spulenspannung von 12 VDC sind das gerade 21 mA. Damit ein Kleinsignal-Transistor, wie z.B. der BC550, in Sättigung bei diesem Kollektorstrom arbeitet, darf man eine Stromverstärkung von 30 bis maximal 40 voraussetzen. Mit einem Basisstrom von etwa 1 mA liegt man mit etwas Reserve gerade richtig. Der Basisstrom berechnet sich aus der maximalen Ausgangsspannung des Opamp (Datenblatt) minus der Basis-Emitter-Schwellenspannung von T.

Es sind hier drei Opamps angegeben. Der Single-Opamp TLC271 von der LinCMOS-Familie, der Dual-Opamp LM358 und der Oldy LM741. Der TLC271 geht am Ausgang sicher hinunter bis auf GND (GND bei Single-Suppy, -Ub bei Dual-Supply), wenn der Ausgang nicht gegen +Ub belastet ist, was hier der Fall ist. Wie bereits angedeutet, stimmt das beim LM358 (und beim grossen Bruder LM324) nicht so ganz, und darum empfiehlt sich R10 etwa im selben Wert wie R9, damit im Zustand der stromfreien Basis von T, diese sicher mit GND referenziert ist.

Beim Einsatz des TLC271 genügt R9 zur Steuerung der Basis von T. Im Falle eines Opamp, der am Ausgang nicht bis auf den GND-Pegel (z.B. LM741) hinunter geht, sollte man zwischen Basis und Emitter R10 einfügen, damit T sicher sperrt, wenn Ua = LOW. Wählt man für das vorliegende Beispiel mit +Ub = 12 VDC R10 mit 3.3 k-Ohm, ist das okay. Dem Basisstrom bleiben noch 1.8 mA, was längst ausreicht zur Sättigung und eine (eventuelle) Restspannung am Opamp-Ausgang beim LOW-Pegel (siehe Datenblatt), ist die Basis-Emitterspannung von etwa 0.3 V so niedrig, dass T sicher sperrt.

Weshalb die unübliche Bezeichnung "Restspannung"? Normalerweise liest man sowas wie maximale Ausgangsspannung "Output-Voltage-Swing". Das trifft dann zu, wenn sich die Last am Opamp-Ausgang auf eine fixe Referenzspannung bezieht. Bei Dual-Supply ist das typischerweise GND, bei Single-Supply die halbe Betriebsspannung auf einem niedrigen Impedanz-Niveau. In der vorliegenden Komparatorschaltung gibt es am Ausgang jedoch nur eine maximal mögliche positive Ausgangsspannung. Ist der Opamp-Ausgang unbelastet, weil dieser nahe bei GND liegt, kann die noch resultierende "Restspannung" wesentlich niedriger sein und sie ist, wenn vorhanden, ziemlich hochohmig und ganz schlecht definiert. Darum kann man sogar eine offene Basis annehmen. Damit das nicht zutrifft, beugt man mit einem Widerstand zwischen Basis und Emitter vor.

Das RS-Flipflop und die elegante Entstörung RS-Flipflop mit Opamp