555-CMOS: 50%-Duty-Cycle-Generator
(mit kapazitiver Sensor-Schaltung)

Einleitung

Die bipolare Version des Timer-IC NE555 oder LM555 ist nicht nur ein Oldie. Er ist auch ein Evergreen, denn sonst wäre das Interesse an ihm längst erloschen. Die vielen Webseiten zu seiner Ehre bestätigen dies. In diesem Elektronik-Minikurs soll auf eine weitere besondere Eigenschaft des 555-CMOS-Timer-IC (LMC555 und TLC555) eingegangen werden. Im Vordergrund steht eine besonders angenehme Eigenschaft der CMOS-Ausgangsstufe.

Bipolare 555-Endstufe vs. CMOS-555-Endstufe

In der linken Bildhälfte sehen wir die typisch bipolare Endstufe eines NE555 oder LM555 und auf der rechten die typische CMOS-Endstufe eines LMC555 oder TLC555. Im weiteren sollen die C-MOS-Versionen des 555 mit LMC/TLC555 benannt werden. Zu verstehen sind dabei die beiden Typen LMC555, ursprünglich von National-Semicinductor-Corporation (NSC), aktuell von Texas-Instruments (TI) und TLC555, schon immer von TI. Mit der Bezeichnung LMC/TLC555 sind auch 555-CMOS-Produkte anderer Hersteller, wie z.B. von EXAR, berücksichtigt.

Betrachten wir zuerst die bipolare Endstufe. Hier fällt einem sogleich auf, dass die Ausgangsspannung an OUT niemals Rail-to-Rail sein kann. Für den Elektronikanfänger: Rail-to-Rail bedeutet, dass die Ausgangsspannung den Wert von +Ub und GND, oder ±Ub bei symmetrischer Speisung, annehmen kann. Während dies bei der CMOS-Ausgangsstufe des LMC/TLC555 ohne oder mit nur niedriger Last am Ausgang möglich ist, ist dies mit der bipolaren Ausgangsstufe des NE555 oder LM555 überhaupt nicht möglich. Betrachten wir dies im Detail.

OUT soll auf LOW gesetzt sein, also nahe beim GND-Pegel liegen. Der NPN-Transistor T2 ist leitend. Die Kollektor-Emitter-Strecke eines bipolaren Transistors kann zwar, je nach Transistortyp, sehr kleine bis sehr grosse Ströme ziehen, jedoch unabhängig von der Stromstärke, kann die Kollektor-Emitter-Spannung auf Grund von Nichtlinearitäten nie Null Volt werden. Auch bei sehr kleinen Kollektorströmen liegt OUT, wegen der Kollektor-Emitterspannung von T2, stets einige zehn Millivolt über GND. Nun, das wäre ja noch kein Grund um gleich "ein Büro aufzumachen". Aber betrachten wir noch den HIGH-Pegel-Aspekt...

OUT liegt jetzt auf HIGH. Wie nahe kann diese Ausgangsspannung +Ub erreichen, wenn der Ausgang nicht oder fast nicht belastet ist? Nun, das haben wir schnell raus. Mit T3 und T1 erkennen wir eine NPN-Darlingtonschaltung in der Funktion als Emitterfolger. An OUT kann also maximal eine Spannung vorliegen, die zwei Basis-Emitter-Schwellenspannungen unterhalb von +Ub liegt. Bei keiner oder fast keiner Ausgangslast bedeutet dies, dass die Ausgangsspannung immer mindestens 1.2 Volt unterhalb von +Ub liegt. Für viele Anwendungen ist auch dies kein Grund "ein Büro aufzumachen", - jedoch für die vorliegende Anwendung schon, wie wir gleich sehen werden.

Betrachten wir jetzt die CMOS-Endstufe auf der rechten Bildhälfte. Diese besteht bekanntlich aus einem N- (T2) und einem P-Kanal-MOSFET (T1). Entweder ist T1 oder T2 leitend. Beide verhalten sich, als lineare niederohmige Widerstände, wenn sie leitend (eingeschaltet) sind und nicht überlastet werden. Dies hat zur Folge, wenn OUT nicht oder nur sehr geringfügig belastet ist, dann haben diese "steuerbaren Widerstände" (FETs) RP oder RN im Verhältnis zu einem mittel- bis hochohmigen Lastwiderstand einen derart niedrigen On-Widerstand, so dass der Ausgangspegel an OUT Rail-to-Rail-Eigenschaften aufweist. Dieser Zustand hat man z.B. dann, wenn OUT mit einem hochohmigen Eingang einer nachfolgenden Schaltung verbunden ist. Der Eingangswiderstand der nachfolgenden Schaltung sollte 10 k-Ohm oder besser grösser sein, will man ein sehr gutes Rail-to-Rail-Verhalten der CMOS-Ausgangsstufe beibehalten. Dies vor allem wegen dem P-Kanal-MOSFET T1. Die beiden FETs T1 und T2 sind nicht identisch. Während T2 kräftiger ist und bei einem Strom von 8 mA einen Spannungsabfall von 0.3 VDC erzeugt, erzeugt T1 den selben Spannungsabfall schon bei einem Lastrom von 2 mA und dies bei einer Betriebsspannung von 5 VDC. Bei höherer Betriebsspannung sind die Spannungsabfälle niedriger, weil die Gates von T1 und T2 mit höheren Steuerspannungen versorgt werden. Mehr Information im Detail erfährt man im Datenblatt zum LMC555.

50%-Duty-Cycle-Generator mit nur einem
Widerstand und einem Kondensator

Dies funktioniert nur mit dem LMC/TMC555 weil die Rail-to-Rail-Eigenschaft der Ausgangsstufe die wichtigste Voraussetzung dazu ist. Allerdings mit gewissen Einschränkungen betreffs Laststrom an OUT1. Nur dann nämlich, wenn die beiden Spannungswerte +Ub und GND an OUT1 erreicht werden, ist ein Rechtecksignal mit einem Duty-Cycle (Tastgrad) von (beinahe) exakt 50% möglich. Damit ist klar, dass RT nicht zu niederohmig sein darf, weil sonst die Rail-to-Rail-Bedingung nicht bereits bei Ladebeginn von CT erfüllt ist. Es zählt allerdings auch die Matching-Genauigkeit der IC-internen Widerstände mit je 100 k-Ohm. Nicht die absoluten Werte zählen, sondern die relativen Abweichungen untereinander. Darunter versteht man das so genante Matching. Darüber gibt das Datenblatt jedoch keine Auskunft.

Es gibt aber noch die Möglichkeit, in einem gewissen Tastgradbereich, an Pin 5, dem so genannten Steuer- oder Modulations-Eingang, nachzuhelfen. Mit (Trimm-)Potmeter P und R2 beeinflusst man die IC-internen Referenzspannungen REF1 und REF2. Dies verändert die obere (Pin 6) und untere (Pin 2) Triggerschwelle und damit an OUT1 (und OUT2) den Tastgrad. Allerdings ist es unvermeidlich, dass dadurch auch die Frequenz ein wenig mitbeeinflusst wird. Diese müsste mit RT korrigiert werden. Teilt man RT auf in (Trimm-)Potmeter und Widerstand, kann man die Einstellempfindlichkeit dadurch verringern, in dem der Einstellbereich der Frequenz so klein wie möglich dimensioniert wird. Man kann für diesen Zweck auch ein 10- oder 20-Gang-Trimmpotmeter verwenden. Wobei man darauf achten sollte, solche mit guter mechanischen Stabilität einzusetzen. Übrigens, C1 mit 100 nF, sollte immer eingesetzt werden, wenn Pin 5 hochohmig genutzt wird oder unbenutzt ist. Das Datenblatt des LMC555 zeigt Pin 5 mit einem Kondensator von 1 nF. Das ist eindeutig zu wenig. Im Datenblatt des TLC555 liest man 100 nF. Das ist ein praktikabler Wert. Wenn Pin 5 genutzt wird und die Zuleitung ist lang, kann es sein dass 100 nF zuviel sind. In diesem Fall muss man gegen allfällige hochfrequente Störsignaleinwirkung eine Kompromisslösung finden.

Das Problem mit der unerwünschten Frequenzbeeinflussung wäre realisierbar, wenn nicht nur REF2 (Pin 5) sondern auch REF1 mit einem Anschlusspin von aussen beschaltbar wäre. Wie dies grundsätzlich zu realisieren wäre, zeigt Bild 3 ohne die RT*CT-Beschaltung:

Doch nun beobachten wir wie der 50%-Duty-Cycle-Generator arbeitet und betrachten zusammen mit Bild 2 das Signaldiagramm in Bild 4:

+Ub wird mit den drei IC-internen Widerständen R in drei gleich grosse Spannungswerte aufgeteilt. 1/3*Ub liegt am invertierenden Eingang des Komperators KB (REF1) und 2/3*Ub am nichinvertierenden Eingang von Komparator KA (REF2). Dieser Eingang ist identisch mit Pin 5.

Nachdem Einschalten der Generatorschaltung ist CT zunächast entladen. Die Phase t1 beginnt. Die Spannung an CT ist jetzt niedriger als die beiden Referenzspannungswerte an REF1 und REF2. /R1, /R2 und /S sind LOW-Pegel-sensitive Eingänge des RS-Flipflop FF, d.h. ein Umschalten von HIGH auf LOW wirkt sich stets auf den Zustand des FF aus. /S ist auf LOW (GND) und und /R1 auf HIGH (+Ub). /R2 ist direkt mit HIGH (+Ub) verbunden. FF ist also gesetzt und der Ausgang Q, identisch mit OUT1, ist auf HIGH (+Ub) gesetzt. Dadurch wird CT durch RT von diesem OUT1-HIGH-Pegel geladen. Die Spannung an CT UCT steigt. Sie überschreitet die Spannungsschwelle von REF1 von 1/3*Ub. Jetzt sind /S und /R1 auf HIGH gesetzt. Die Spannung an CT steigt weiter. Beim Erreichen der Spannungsschwelle von REF2 von 2/3*Ub geht /R1 von HIGH auf LOW und FF wird zurückgesetzt. Dadurch wird OUT1 auf LOW gesetzt. Die Phase t2 beginnt. CT wird über RT entladen. Dabei wird der Wert von REF2 sogleich wieder unterschritten. /R1 und /S sind wiederum auf HIGH. Die Spannung an CT sinkt. Beim Erreichen von REF1 wird /S wieder LOW und OUT1 geht erneut auf HIGH. Die Ladung von CT beginnt mit der Phase t3 von Neuem. Noch etwas genauer: REF2 wird durch UCT genau genommen im mV-Bereich leicht über- und REF1 leicht unterschritten. Die genauen Werte sind nicht bekannt, weil dazu die notwendigen DC-Offsetspannungen der Komparatoren im Datenblatt nicht angegeben sind.

Dies ist jedoch eine Betrachtung bei niedrigen Signalfrequenzen. Hohe Frequenzen bewirken, dass UCT die Triggerspannungswerte stark über- und unterschreitet, wegen den IC-internen Verzögerungen, wie dies hier in einem Diagramm das TLC555-Datenblatt illustriert. Man betrachte die tPHL- und die tPLH-Verzögerungen und dessen Zahlenwerte in Funktion der Betriebsspannung.

Bild 4: t1 ist grösser als t2 oder t3, weil am Anfang CT meist vollständig entladen ist. Danach ändert die Spannung an CT immer nur zwischen 1/3*Ub und 2/3*Ub (Hysterese), was ein Tastgrad von 50% des Rechteckausgangssignales zur Folge hat (t2 = t3).

Stabilität des 50%-Tastgrades: Gemäss Datenblatt des LMC555 liegt die maximale Oszillatorfrequenz bei 3 MHz. Bleibt man bei CT = 100 pF, liegt RT bei weniger als 2 k-Ohm. Bis hinunter zu diesem RT-Wert ist auf dem Oszilloskop noch keine Verschlechterung des 50%-Tastgrades optisch wahrnehmbar. Bei einem Test an wenigen Exemplaren zeigte sich ein unterer RT-Grenzwert von etwa 1 k-Ohm. Bei genauem Hinsehen auf dem Oszilloskop beobachtete ich erst eine geringfügige Abweichung vom 50%-Tastgrad und dies innerhalb eines Betriebsspannungsbereiches zwischen +5 VDC und +15 VDC. Die Erweiterung für den Abgleich des Tastgrades in Bild 2 ist daher nur selten nötig.

Wenn der RT-Wert niederohmig realisiert werden muss, z.B. für höhere Frequenzen bis in den MHz-Bereich, muss man die On-Widerstände von T1 und T2 des LMC/TLC555 in die Berechnung miteinbeziehen. Diese Widerstandswerte sind aus dem Datenblatt jedoch nicht ersichtlich und sie sind auf jedenfall ungleich, weil T2 (Bild 1) der kräftigere MOSFET ist. Muss man mit einem LMC/TLC555 unbedingt so hohe Frequenzen erzeugen, ist es besser CT etwas kleiner und RT etwas grösser zu wählen. Erfahrung habe ich mit dem LMC/TLC555 nur mit Frequenzen bis maximal 1 MHz im Dauereinsatz.

Noch einmal ein Blick zum Bild 2. Es gibt zwei Ausgänge, OUT1 und OUT2. OUT1 dient der Rückkopplung für die Oszillatorfunktion. Wird dieser Ausgang zusätzlich belastet, beeinflusst dies die Frequenz und auch den Tastgrad. Ändert sich während des Betriebes der Laststrom an OUT1, kann dies die Frequenzstabilität und die Stabilität des Tastgrades massiv beeinträchtigen. Die Frequenz-Temperatur-Stabilität wird gemäss Datenblatt mit 75 ppm/K angegeben. Das ist für einen RC-Oszillator sehr gut. Dies bedeutet z.B., dass die Frequenz von 100 kHz bei einer Temperaturänderung von 20 K um etwa 150 Hz variiert. Dies allerdings nur, wenn OUT1 hochimpedant belastet wird, z.B. mit einer schnellen Komparatorschaltung, - am besten natürlich ebenfalls mit CMOS-Eingang.

Ich erwähne hier absichtlich nicht hochohmig sondern hochimpedant. Dies bedeutet, dass man bei höheren Frequenzen auch auf parasitäre Kapazitäten achten muss. Es liegt dann definitiv nicht drin, dass man zwischen OUT1 und GND ein langes abgeschirmtes Kabel anschliesst. In so einem Fall muss man das Rechtecksignal aus dem LMC/TLC555 vor der Weiterverarbeitung erst puffern.

Alternativ dazu, kann man auch den Opendrain-Ausgang OUT2 benutzen. Bei höheren Frequenzen, muss man allerdings daran denken, dass der On-Widerstand von T (Bild 2) immer sehr viel kleiner ist als der Pullupwiderstand R1. Dies hat zur Folge, dass bei höheren Frequenzen die ansteigende Flanke auffallend weniger steil ist wie die fallende Flanke des Rechtecksignales. Dies besonders dann wenn OUT2 zusätzlich kapazitiv belastet ist.

OUT2 eignet sich, wenn für die Timerschaltung unbenutzt, hauptsächlich für das Treiben etwas grösserer Lasten wie z.B. ein Relais oder eine superhelle LED. Im vorliegenden Beispiel als helle Blinkschaltung. Der maximale Strom beträgt 50 mA. Das ist der Stromsenke-Betrieb. Die Last liegt zwischen +Ub und OUT2 (Pin 7).

Bei einem Relais unbedingt die Freilaufdiode parallel zur Relaisspule nicht vergessen, da sonst beim Abschalten hohe Selbstinduktionsspannungsimpulse den MOSFET T (Bild 2) zerstören können.

Frequenz abhängig von der Betriebsspannung

Solche Überlegungen sind sehr wichtig beim Batterieeinsatz ohne nachgeschaltete Spannungsregelung, wegen der sinkenden Batteriespannung im Laufe des Betriebes bis zum Zustand der Entladung. In den Electrical Characteristics des LMC555 liest man von einer Timing Shift with Supply von 0.3 %/V bei +Ub = 5 VDC. Beim TLC555 ist die Angabe etwas genauer mit 0.1 %/V typischer und 0.5 %/V maximaler Toleranz. Im LMC555-Datenblatt erkennt man keinen Schaltungs- und Dimensionierungsbezug, jedoch im TLC555-Datenblatt. Da gibt es auch den Bezug auf den traditionellen 555er-Rechteckgenerator (Link) mit zwei Timing-Widerständen RA und RB und CT. Dabei gilt RA = RB von 1 k-Ohm bis 100 k-Ohm und CT = 100nF. Diese Art des Rechteckgenerators ist der einzig mögliche beim Einsatz der bipolaren Version des 555er-IC, z.B. NE555 oder LM555C. Dies interessiert uns hier jedoch nicht.

WICHTIG: LM555C (Datenblatt) ist kein Schreibfehler. Es gibt ihn tatsächlich und es ist die selbe bipolare Version wie der NE555. Der LMC555 (Datenblatt) ist die CMOS-Version.

Die oben genannten Präzisionsangaben alleine bringen wenig, weil wir uns hier mit dem speziellen Rechteckgenerator befassen, der nur einen Timing-Widerstand RT benötigt und dazu kommt, dass die Frequenz/Spannungs-Präzision auch von den IC-internen tPHL- und tPLH-Verzögerungszeiten abhängig ist (siehe weiter oben [Bild 4 und Text]). Deshalb untersuchte ich diese Schaltung kurzerhand mit einem einfachen Experiment mit dem Einsatz des LMC555. Damit der Ausgang Pin3 durch die Messung nicht unnötig belastet wird, benutzte ich gleich noch einen weiteren LMC555, der als Buffer dient in der Funktion als Schmitt-Trigger, illustriert durch Teilbild 5.1.

Teilbild 5.2 zeigt die Frequenzabhängigkeit im Verhältnis zu den unterschiedlichen Betriebsspannungen +Ub zwischen dem maximalen Wert von 15 VDC, dann 12 VDC, 5 VDC und 2.5 VDC und dem minimalen Wert von 1.5 VDC. Es kommen dabei zwei Frequenzbereiche von 2 kHz und 20 kHz mit unterschiedlichen RT- und CT-Werten zum Testeinsatz.

Spalte A: Die Frequenz bleibt zwischen 15 VDC und 1.5 VDC mit 2.20 kHz erstaunlich konstant. RT mit 100 k-Ohm ist derart viel grösser als RDSon von den beiden IC-internen MOSFETs T1 und T2, dass Abweichungen von diesen Werten keinen signifikanten Einfluss haben. Diese Ohmwerte sind abhängig von der Gate-Source-Spannung und diese wiederum von der Betriebsspannung +Ub.

Spalte B: RT hat ebenfalls 100 k-OHm, aber CT ist mit 330 pF bedeutend niedriger. Der resistive Einfluss von T1 und T2 bleibt unverändert. Da jedoch der Reziprokwert der Frequenz um ein Faktor 10 näher liegt bei den tPHL- und tPLH-Verzögerungen, macht sich die Abhängigkeit der Frequenz von +Ub bemerkbar und dies auffalllend im untersten Bereich von 1.5 VDC. Dies belegt sehr schön das Propagation-Delay-Diagramm des TLC555-Datenblatt, das detaillierter informiert als das LMC555-Datenblatt. Die relative Frequenzreduktion zwischen 15 VDC und 1.5 VDC beträgt -3.4 %.

Spalte C: Die Frequenz ist in der selben Grössenordnung wie in Spalte B. Die Initial-Ungenauigkeit verursacht die RT- und CT-Toleranzen. RT = 5 %, CT = 1 %. Die relative Frequenzreduktion zwischen 15 VDC und 1.5 VDC beträgt -5.5 %. Sie ist leicht grösser als in Spalte B. Das hat damit zu tun, dass der Wert von RT bereits deutlich niedriger ist und so sich der resistive Einfluss von T1 und T2 deutlich bemerkbar macht.

Spalte D: Noch deutlicher wird es hier, wo RT nur einen Wert von 1 k-Ohm hat. Die relative Frequenzreduktion zwischen 15 VDC und 1.5 VDC beträgt -23 %. Der Einfluss der erhöhten Drain-Source-Spannungen von T1 und T2 zeigt sich in untersten Betriebsspannung besonders deutlich. Klar erkennbar in diesem Propagation-Delay-Diagramm.

Fazit: Diese Angaben geben nur gerade ein Experiment mit einem Exemplar des LMC555 wieder. Für exakte Werte ist diese Messung wegen der Exemplarstreuung, besonders der RDSon-Werte von T1 und T2, welche verantwortlich sind für die tPHL- und tPLH-Verzögerungswerte, nicht seriös. Allerdings spielt das hier keine Rolle, weil nur die ungefähren Relativwerte von Interesse sind. Es gibt Anhaltspunkte dafür, wie niedrig man RT-Werte wählen darf, wenn eine nicht geregelte Betriebsspannung, z.B. eine Batterie oder Akku zum Einsatz kommt. Es gibt eine praktische Information für den Einsatz einer 9V-Blockbatterie. Dieser Spannung liegt etwa in der Mitte zwischen 5 VDC und 12 VDC. In Spalte B beträgt die Frequenzabweichung 0.5 % und in Spalte C ist es 1 % zwischen diesen 5 VDC und 12 VDC entsprechend einer Differenz von 7 VDC. Eine 9V-Blockbatterie gilt bei etwa 6.3 VDC (70% Ladespannung) als entladen. Die Differenz beträgt 2.7 VDC. Für diesen kleinen Spannungsabschnitt darf man praxisbezogen mit Linearität rechnen und das bedeutet, dass die Frequenzänderung beim Entladevorgang einer 9V-Blockbatterie etwa 0.1 % (Spalte B) und 0.2 % (Spalte C) beträgt. Spalte D vernachlässigen wir lieber aus einer andern praktischen Überlegung. Beim Ladevorgang mit einem RT = 1 k-Ohm ist der maximale Ladestrom von 9 mA unnötig hoch.

Teilbild 5.3 zeigt uns wie sich der Tastgrad von 0.5 (zeitsymmetrische Rechteckspannung) im untersten Betriebsspannungsbereich von 1.5 VDC verschlechtert. Das fällt optisch erst dann auf wenn RT genügend niederohmig ist (1 k-Ohm). Allerdings erst dann wenn auch +Ub niedrig ist, in der Region von 1.5 VDC. Die punktierten Linien mit Pfeil deuten hin auf die Spalten C (20.4 kHz) und D (16.1 kHz) von Teilbild 5.2. RDSon von T1 und T2 steigt, als Folge der zu niedrigen Gate-Source-Spannung an T1 und T2. Diese Widerstände summieren sich mit dem Wert von RT und daraus erfolgt, dass die Frequenz an Pin 3 abnimmt in Relation zu den höheren Werten von +Ub. Weil aber RDSon von T2 (N-Kanal-MOSFET) niederohmiger ist als RDSon von T1 (P-Kanal-MOSFET), ist der Entladevorgang von CT schneller als der Ladevorgang. Dies hat zur Folge, dass sich d/T von 0.5 auf etwa 0.6 erhöht. Auf Pin 3 des LMC555 (Teilbild 5.1: GENERATOR und Teilbild 5.4) bezogen, bedeutet dies, dass die Rechteckspannung in Teilbild 5.3 an Pin 3 beim GENERATOR invertiert ist, weil der LMC555 mit der Bezeichnung BUFFER die Rechteckspannung für die Messung invertiert.

Teilbild 5.4 zeigt stark reduziert, jedoch übersichtlich die Einheiten Komparator und RS-Flipflop, welche die Schmitt-Trigger-Funktion erzeugen und die CMOS-Endstufe.

Anwendung: Kapazitive Sensorschaltung mit LMC555

Die Arbeitsweise eines kapazitiven Sensors besteht grundsätzlich aus einer Veränderung des Plattenabstandes der aktiven Plattenfläche oder einer Veränderung des dielektrischen Wertes durch eine nichtelektrische Aktion. Der dielektrische Wert trifft z.B. auf den kapazitiven Feuchtesensor zu. Differenzierte Angaben zum kapazitiven Sensor betreffs Grundprinzipien, Anwendungen und Messverfahren, erfährt man hier im Wikipedia. Wenn man einen kapazitiven Sensor einsetzen will, gibt es zumindest zwei grundlegend unterschiedliche Arten des Ausgangssignals. Eine kapazitätsabhängige Spannung oder eine kapazitätsabhängige Frequenz. In beiden Anwendungen hat man es mit einer meist höherfrequenten Wechselspannung (AC-Spannung) zu tun, weil die Kapazität systembedingt niedrig ist.

Teilbild 6.1 zeigt als stark vereinfachtes Prinzipschaltbild eine mögliche Variante zur Erzeugung einer analogen Ausgangsspannung Ua, gegeben durch die Kapazität des kapazitiven Sensors Cs (s für Sensor). Generators G erzeugt in Cs durch seine Kapazitanz ein Strom, der durch R1 fliesst und an R1 eine Spannung erzeugt. Ändert sich der Wert von Cs, ändert sich die Kapazitanz und mit ihr den Strom und damit auch die Spannung an R1. Der Opamp IC:A verstärkt die relativ kleine Änderung von Cs in dem sie die Spannungsänderung an R1 verstärkt. Diese verstärkte AC-Spannung wird mit D, R4, R5 und C1 gleichgerichtet und geglättet. Im Prinzip besteht die ganze Schaltung aus Amplituden-Modulation und Amplituden-Demodulation. Die sehr niederfrequente Veränderung der Kapazität von Cs moduliert die höherfrequente AC-Spannung des Generators G an R1. Am Ausgang von IC:A zeigt sich die verstärkte AM-Spannung, die mit der nachfolgenden Schaltung aus D, R4, R5 und C1 demoduliert wird. Übrig bleibt an Ua die verstärkte rekonstruierte "NF-Spannung", die jedoch derart niederfrequent ist, dass man sie ebenso als quasistationäre DC-Spannung bezeichnen kann. Die Grenzfrequenz des Tiefpassfilters aus R5 und C1 muss so gewählt sein, dass die extrem niederfrequente Spannung nicht nennenswert verzerrt wird. IC:B wirkt als Impdanzwandler, damit die nachfolgende Auswertschaltung die Messschaltung nicht beeinflussen kann. Die gezeigte Schaltung ist so einfach nicht nachbaubar. Sie zeigt nur das Funktionsprinzip.

Anstelle von amplitudenmodulierten gibt es auch frequenzmodulierte Messmethoden. Cs beeinflusst eine Frequenz. Eine Variante ist es, wenn Cs Teil eines aktiven LC-Schwingkreises ist. Durch die Variabilität von Cs ändert sich die Resonanzfrequenz. Eine ganz andere Variante ist die, welche in Teilbild 6.2a gezeigt wird. Es wird, passend zu diesem Elektronik-Minikurs, den selben Rechteckgenerator benutzt, wie Bild 2 zeigt. Anstelle von CT (Bild 2) wird der kapazitive Sensor Cs geschaltet. Eine Veränderung der Kapazität von Cs verändert die Ausgangsfrequenz an Out1 und Out2. Out2 ist ein Opendrain-Ausgang. Daher der Pullup-Widerstand R1.

Im Vergleich zu Teilbild 6.1 hat Teilbild 6.2a ein Problem, das kapazitive Sensoren oft schlecht vertragen - eine überlagerte mittlere DC-Spannung, dargestellt in Teilbild 6.2b. Diese DC-Offsetspannung ergibt sich aus dem Mittelwert der sägezahnartigen Mittelwertspannung, gegeben aus dem Maximalwert mit 2/3*Ub und dem Minimalwert 1/3*Ub, wie das bereits in Bild 4 ausführlicher dargestellt und kommentiert ist. Diese Mittelwertspannung ist halb so gross wie die Betriebsspannung +Ub, also +Ub/2. Es stellt sich die Frage, wie kann man dieses Problem lösen und die einfache Schaltung mit dem LMC555, ohne grossen Zusatzaufwand, trotzdem benutzen. Wir betrachten dazu Bild 7:

Wir haben bei der Oszillatorschaltung mit dem LMC555 in Teilbild 6.2a an Cs eine unerwünschte überlagerte DC-Spannung die wir wegfiltern wollen. Eine einfache passive Methode zeigt Bild 7. Im ersten Schritt untersuchen wir Teilbild 7.1, die uns eine DC-Spannungsquelle mit einer Spannung von 2.5 VDC zeigt. Dieser Wert passt zur überlagerten DC-Spannung in Teilbild 6.2b (mittlere Spannung an Cs), wenn +Ub = 5 VDC beträgt. Die zur DC-Spannungsquelle UDC in Serie geschaltete AC-Spannungsquelle UAC erzeugt dazu passend eine AC-Spannung von aufgerundet 1.7 Vpp (1/3*Ub). Damit haben wir exakt die Relationen der AC- und DC-Spannungen entsprechend Teilbild 6.2b.

Cs sei als Beispiel ein kapazitiver Feuchtesensor mit einer typischen Kapazität von etwa 100 pF, wobei in dieser Versuchsanordnung in Bild 7 auch ein gewöhnlicher Papier- oder Keramik-Kondensator seinen Zweck erfüllt. Cs und C1 bilden einen kapazitiven Spannungsteiler, parallel geschaltet zu UAC und UDC. Betrachten wir den Aspekt der AC-Spannung. Die Kapazität von C1 ist 1000 mal grösser als die von Cs. Oder anders formuliert, der frequenzabhängige kapazitive Widerstand (Kapazitanz) von C1 ist 1000 mal niedriger als der von Cs. Das heisst die AC-Spannung über C1 ist 1/1000 von der AC-Spannung an Cs. Die AC-Spannung an Cs ist daher praktisch gleich gross wie die AC-Spannung von der Quelle mit 1.7 Vpp. Man kann C1 problemlos von 100 nF auf 10 nF reduzieren und die Ungenauigkeit beträgt erst 1%. Weiter unten ist diese Angelegenheit speziell thematisiert.

Wie verhält sich die Situation mit der DC-Spannung? Stellen wir uns vor, es sei zunächst keine DC-Spannung, sondern eine niederfrequente AC-Spannung, die aber wesentlich niederfrequenter ist als die Frequenz der AC-Spannung UAC. Die kapazitiven Widerstände von C1 und Cs wären sehr viel grösser, aber am Verhältnis der beiden kapazitiven Widerstände ändert sich nichts. Also ist die AC-Spannung an Cs (100 pF) noch immer 1000 mal grösser als an C1 (100 nF). Wir reduzieren die Frequenz bis nur noch eine DC-Spannung vorliegt. Dadurch werden die beiden kapazitiven Widerstände theoretisch unendlich gross. Was sind die praktische Auswirkungen? Ganz einfach, auf die Dauer sinkt bei dem Kondensator die DC-Spannung schneller, der im Verhältnis zur Kapazität, die grösseren Verluste hat. Diese Verluste sind mit den "imaginären" Widerständen Rv1 und Rvs in Teilbild 7.1 gekennzeichnet.

Praktisch betrachtet, passiert folgendes beim Einschalten des Netzwerkes aus C1 und Cs. Die DC-Spannung UDC überträgt sich praktisch vollständig auf Cs und ohne ohmsche Belastung eines parallel geschalteten Widerstandes an Cs bleibt das auch so für eine lange Betriebsdauer. Will man diesen Dauerzustand vermeiden, muss man, wie Teilbild 6.2 zeigt, R parallel zu Cs schalten. Dadurch entsteht aus C1 und R ein passives Hochpassfilter. Dieses vermeidet, dass auf Dauer eine DC-Spannung an Cs liegt. Allerdings erzeugt R*C1 eine Zeitkonstante die festlegt, wie lange eine exponentiell sinkende DC-Spannung an Cs erzeugt wird. Damit diese DC-Spannung am Ausgang möglichst schnell den Wert 0 VDC approximiert, sollte R möglichst niederohmig sein. Ist R jedoch zu niederohmig, beeinflusst er unzulässig stark den frequenzabhängigen kapazitiven Widerstand (Kapazitanz) von Cs, womit z.B. eine Feuchtigkeitsmessung stark verfälscht würde.

Wie gross R etwa sein darf, werden wir im weiteren Verlauf erfahren. Das ist natürlich stark von der gewählten Frequenz des Oszillators abhängig und eine geeignete Frequenz ist die, welche an der Kapazität Cs einen für den vorliegenden Zweck brauchbaren kapazitiven Widerstand erzeugt. Ist der kapazitive Widerstand zu hochohmig, ist die ganze Schaltung zu hochohmig und das bedeutet ein erhöhtes Risiko für externe Störeinflüsse. Ist sie zu niederohmig, wird der Oszillator zu sehr belastet. Der Oszillator muss eine hohe Frequenz liefern und das bedeutet auch mehr elektrische Verlustleistung. Es ist eine etwas "schwammige" Situation. Nun so schwierig ist es trotzdem nicht, wenn man die Schaltung in Bild 7 versteht. Achtung: Die Funktion von R übernimmt in Bild 8 R2.

Auslöser zu diesem Kapitel war eine Diskussion im ELKO-Forum des Elektronik-Kompendium zum Thema Beschaltung eines kapazitiven Fühlers (TCL555). Es geht dabei um die Messung der Feuchtigkeit mit einem kapazitiven Feuchtesensor mit der typischen Schaltung zur Erzeugung eines zeitsymmetrischen Rechtecksignales (t/T = 0.5) mit dem CMOS-Timer-IC LMC555 oder äquivalent TLC555. Ich habe in dieser Diskussion auch mitgewirkt und beschlossen, weil es um den beliebten LMC555 (CMOS-Alternative zum NE555) geht, diesen Elektronik-Minikurs mit diesem Thema zu ergänzen.

Die nachfolgende Schaltung in Bild 8 entspricht weitgehend der Skizze des ersten Beitrages in diesem Thread des ELKO-Forums und die Quelle dieser Skizze ist eine empfohlene Testschaltung aus einem Produktekatalog der Firma E+E Elektronik. Man darf davon ausgehen, dass der Link zu dieser Schaltung langfristig nicht gesichert ist, weil ein Produktekatalog sich jederzeit ändern kann. Deshalb steht diese Testschaltung auch hier als PDF-Original zur Verfügung.

Was bietet die Erweiterung dieses Elektronik-Minikurses zusätzlich zur Testschaltung im Produkt-Katalog der Firma E+E Elektronik? Ganz einfach, eine genauere Beschreibung wie die Schaltung arbeitet und sie fasst die Antworten auf die Fragen im ELKO-Forum zusammen. Aber der wichtigste Grund ist, dass es eine LMC555-Anwendung ist!

Bild 8 zeigt die Testschaltung von E+E Elektronik. Hier erweitert mit dem detaillierten Inhalt des LMC555 bzw. TLC555, wie dies Bild 2 bereits illustriert. Jedoch nicht mit der dort dargestellten und beschriebenen Erweiterung für den präzisen Abgleich des Tastgrades t/T auf den Wert von 0.5, da dies für die Anwendung dieser Testschaltung für den Einsatz eines kapazitiven Sensors, z.B. zur Messung der Feuchtigkeit, nicht nötig ist. Die Richtwerte für die Komponenten RT (R1 im E+E), C1, Cs (CT) und R2, orientieren sich nach der Testschaltung von E+E Elektronik, oder man kann sagen, nach einem kapazitiven Sensor, dessen Kapazität etwa im Bereich zwischen 100 und 200 pF liegt. RT besteht aus einer Serieschaltung eines Trimmpotmeter mit einem vorgeschalteten Widerstand. Dies ermöglicht einen präziseren Frequenzabgleich. Die Werte dieser beiden Bauteile muss man experimentell ermitteln. Es ist nur der Gesamtwiderstand angegeben und das ist ein Richtwert, wie auch bei R1 in der Testschaltung von E+E Elektronik.

Von der Experimentierschaltung in Bild 7 mit einer Oszillatorfrequenz von 50 kHz wissen wir, dass der kapazitive Widerstand XCs von Cs bei 100 pF 32 k-Ohm beträgt. R2 muss wesentlich grösser als XCs sein, damit Cs nicht signifikant von R2 beeinflusst wird. In der Testschaltung von E+E Elektronik wird für R2 ein Wert von mehr als 4.7 M-Ohm angegeben. Damit ist R2 etwas mehr als 100 mal grösser als XCs. Die Zeitkonstante C1*R2 beträgt bei 100 nF und 5 M-Ohm eine halbe Sekunde und das bedeutet, dass Cs nach etwa 5 Sekunden praktisch frei ist von der DC-Spannung. Ist das noch immer zuviel Zeit, kann man C1 z.B. auf 22 nF reduzieren, worauf sich diese fünf Sekunden auf eine Sekunde reduziert. Der Messfehler verschlechtert sich geringfügig auf etwa 0.5 Prozent, wenn Cs 100 pF beträgt. Das ist kaum der Rede wert. Auch noch nicht bei 1 Prozent bei der Verwendung des kapazitiven Feuchtesensors HC201 mit einer Kapazität von 200 pF.

Fazit: Diese Sensorschaltung ist genau der richtige Einstieg für den Praktiker, der sich für die Schaltungstechnik mit kapazitiven Sensoren interessiert und sich experimentell damit befassen möchte. Es ist auch leicht möglich die Frequenzvariation in eine Spannungsvariation zu wandeln. Ein relativ einfaches praktischen Beispiel aus einem Monoflop und passivem Tiefpassfilter liefert dieser SC-Filter-Minikurs im Kapitel "Einfacher Frequenz/Spannung-Wandler mit Monoflop". Dazu ein kurzer Blick auf die Schaltung.

555-CMOS: 50%-Duty-Cycle-Generator (mit kapazitiver Sensor-Schaltung)