Dreistufiger Umschalter mit einfachem
Kippschalter mit Mitte-Nullstellung

Einleitung

Wer kennt sie nicht, die kleinen und ganz kleinen Miniatur-Kippschalter. Es gibt solche die man direkt in eine Leiterplatte löten kann und andere eignen sich um in eine Frontplatte verschraubt zu werden. Es gibt verschiedene Ausführungsformen. Es gibt ein-, zwei- und mehrpolige. Es gibt Umschalter und Umtaster und es gibt sogar solche welche für den einen Kontakt eine Schalt- und für den andern eine Tastfunktion haben. Es gibt auch solche mit Verriegelungsmechanismen und es gibt Miniatur-Kippschalter mit Mittelstellung, wobei in dieser Stellung beide Kontakte offen sind. Ein solcher Schalter, mit der Eigenschaft ON-OFF-ON, zeigt dieses Foto hier. Solche Miniatur-Kippschalter benötigen wir hier in diesem Elektronik-Minikurs, weil es darum geht auf drei Leitungen je ein logisches HIGH- oder LOW-Signal zu erzeugen, um damit drei verschiedene Schaltfunktionen zu steuern. Damit ist es z.B. möglich mit einem ON-OFF-ON-Kippschalter drei unterschiedliche analoge Signalquellen zu wählen, wie wir noch sehen werden.



Die beiden Methoden Aktiv-HIGH und Aktiv-LOW

Was bedeutet Aktiv-HIGH und Aktiv-LOW? Es kommt auf die nachfolgende zu steuernde Schaltung an, ob diese mit logischen HIGH- oder logischen LOW-Pegeln aktiviert wird. Ob zum Beispiel ein Relais über einen Schaltverstärker mit einem HIGH- oder LOW-Pegel eingeschaltet wird oder ob ein Tristate-Puffer (Bild 5) mit HIGH- oder LOW-Pegel aktiviert wird oder ob ein Analog-Schalter das Audiosignal bei HIGH- oder LOW-Pegel zum Summenverstärker durchschaltet (siehe Bild 6 hier).


Aktiv-HIGH-Methode mit NOR-Gatter

Bild 1 zeigt die Aktiv-HIGH-Methode. Wenn der Schalter in Stellung A ist, liegt OUT1 auf HIGH. Derjenige Eingang des NOR-Gatters welcher mit Punkt A des Schalters verbunden ist, liegt ebenfalls auf HIGH, der andere Eingang durch den Pulldown-Widerstand R2 auf LOW. Ist ein Eingang eines NOR-Gatters auf HIGH gesetzt, dominiert dieser und der Ausgang ist LOW. Der logische Zustand weiterer Eingänge ist irrelevant. Die beiden Ausgänge OUT2 und OUT3 liegen jetzt auf LOW.

Wenn der Schalter in Stellung C ist, liegt OUT3 auf HIGH und OUT1 auf LOW. Es trifft auch hier zu, dass ein Eingang des NOR-Gatters auf HIGH gesetzt ist, also ist wiederum OUT2 auf LOW gesetzt. OUT1 und OUT2 liegen auf LOW.

Wenn der Schalter in Mittelstellung B ist, sind beide Kontakte offen, OUT1 und OUT3 liegen über R1 und R2 auf LOW. Damit ist der Ausgang des NOR-Gatters auf HIGH gesetzt. OUT1 und OUT3 liegen auf LOW und OUT2 auf HIGH.

Man muss unbedingt beachten, dass die LOW-Pegel an den beiden Ausgängen OUT1 und OUT3 nur so niederohmig sind, wie es die Pulldown-Widerstände ebenfalls sind. Man sollte mit OUT1 und OUT3 daher nur Eingänge steuern, welche Eingangswiderstandswerte besitzen, die mindestens zehn mal grösser sind als R1 bzw. R2, - was bei Eingängen von CMOS-Schaltungen auch leicht der Fall ist. Ist dies nicht möglich, müssen OUT1 und OUT3 zusätzlich gepuffert werden. Ein vernünftige Wert für R1 und R2 ist 10 k-Ohm. Bei einer Betriebsspannung von +5 VDC verursacht jeder Widerstand ein Strom von 0.5 mA. Bei Batterieanwendungen muss man, um die Batterie zu schonen, evtl. höhere Widerstandswerte wählen.


Aktiv-LOW-Methode mit NAND-Gatter

Bild 2 zeigt uns die Aktiv-LOW-Methode. Wenn der Schalter in Stellung A ist, liegt OUT1 auf LOW. Der eine Eingang des NAND-Gatter, welcher mit Punkt A des Schalters verbunden ist, liegt auf LOW, der andere Eingang durch den Pullup-Widerstand R2 auf HIGH. Ist ein Eingang eines NAND-Gatters auf LOW gesetzt, dominiert dieser und der Ausgang ist HIGH. Der logische Zustand weiterer Eingänge ist irrelevant. Die beiden Ausgänge OUT2 und OUT3 liegen auf HIGH.

Wenn der Schalter in Stellung C ist, liegt OUT3 auf LOW und OUT1 auf HIGH. Es trifft auch hier zu, dass ein Eingang des NAND-Gatters auf LOW gesetzt ist, also ist wiederum OUT2 auf HIGH gesetzt. OUT1 und OUT2 liegen auf HIGH.

Wenn der Schalter in der Mittelstellung B ist, sind beide Kontakte offen, OUT1 und OUT3 liegen über R1 und R2 auf HIGH. Damit ist der Ausgang des NAND-Gatters auf LOW gesetzt. OUT1 und OUT3 liegen auf HIGH und OUT2 auf LOW.

Man muss unbedingt beachten, dass die HIGH-Pegel an den beiden Ausgängen OUT1 und OUT3 nur so niederohmig sind, wie es die Pullup-Widerstände ebenfalls sind. Man sollte mit OUT1 und OUT3 daher nur Eingänge steuern welche Eingangswiderstandswerte besitzen welche mindestens zehn mal grösser sind als R1 bzw. R2, - was bei Eingängen von CMOS-Schaltungen auch leicht der Fall ist. Ist dies nicht möglich, müssen OUT1 und OUT3 zusätzlich gepuffert werden. Ein vernünftige Wert für R1 und R2 ist 10 k-Ohm. Bei einer Betriebsspannung von 5 VDC verursacht jeder Widerstand ein Strom von 0.5 mA. Bei Batterieanwendungen muss man, um die Batterie zu schonen, evtl. höhere Widerstandswerte wählen.


Aktiv-HIGH- und Aktiv-LOW-Methode mit zusätzlichem Puffer

Will man die Nachteile der beiden Schaltungen in den Bildern 1 und 2 mit stark unterschiedlichem Ausgangswiderständen in Funktion des Logikpegels nicht in Kauf nehmen, bieten sich Alternativen an ohne nennenswerten Zusatzaufwand. Der Bauteilaufwand bleibt sogar der selbe, weil in Bild 1 kommt ein einziges IC (74HC02) zum Einsatz, das vier NOR-Gatter beinhaltet. Die restlichen drei werden einfach auch eingesetzt, wie dies Teilbild 3.2 zeigt. Weil diese drei zusätzlichen NOR-Gatter jedoch alle drei Ausgänge invertieren, invertiert sich auch die Gesamtfunktion. Aus der Aktiv-HIGH- wird die Aktiv-LOW-Methode. Das selbe gilt im umgekehrten Sinn für Bild 2 durch die Erweitung von eines auf vier NAND-Gatter (74HC00). Aus der Aktiv-LOW- wird die Aktiv-HIGH-Methode, wie dies Teilbild 3.1 zeigt. Für die NOR- und NAND-Gatter wird hier mit 74HC02 und 74HC00 die HCMOS-Logik-Familie eingesetzt. Diese Logik-Familie arbeitet in der Regel mit einer Betriebsspannung von 5 VDC. Zulässig ist ein Bereich von 2 VDC bis 6 VDC. Alternativ gibt es auch die CMOS-Logik-Familie CD4xxxx bzw. MC14xxxx, die mit einem Betriebsspannungbereich für 3 VDC bis 15 VDC vorgesehen ist. Als 4-fach-NOR-IC käme der CD4001BC (MC14001BC) oder als 4-fach-NAND-IC der CD4011BC (MC14011BC) zum Einsatz. WICHTIG: Diese CMOS-Familie ist mit der HCMOS-Familie nicht pinkompatibel! Mehr zu diesem Thema liest man in diesem DIGITAL DESIGN SEMINAR aus dem Jahre 1992 von Texas-Instruments:


Aktiv-HIGH- und Aktiv-LOW-Methode mit Diode und Transistor

Wenn die Schaltungen in den Bildern 1 und 2 genügen (Ausgangswiderstand abhängig von HIGH/LOW-Pegel), kann man anstelle eines 4-fach-NOR-IC (74HC02) oder 4-fach-NAND-IC (74HC00), von denen man nur grad je ein Gatter benötigt, die Schaltung diskret, mit je zwei Dioden, drei zusätzlichen Widerständen und einem Kleinsignal-Transistor, realisieren. Materiell ist das eigentlich der grössere Aufwand als nur grad ein IC, dafür ist man mit dieser diskreten Lösung unabhängig von einem relativ engen Bereich der Betriebsspannung, falls dies je nach Anwendung eine Bedeutung hat. Ein weiteres Argument für den Hobby-Elektroniker: Es ist wahrscheinlicher, dass er in der Bastelschublade x-beliebige Transistoren und Dioden zur Verfügung hat, als den 74HC00 oder/und 74HC02 oder die genannten ICs aus der oben genannten CMOS-Reihe.

Teilbild 4.1: Ist der Schalter in Stellung A, fliesst von +Ub über D1 und R4 ein Basisstrom zum NPN-Transistor T. Fie Folge davon ist ein Kollektorstrom. Da mit R4/R3 nur eine Stromverstärkung von 10 beansprucht wird, ist der Transistor gesättigt. Man darf durch Verändern von R4 und/oder R3 auch eine etwas höhere Stromverstärkung bis etwa maximal 30 realisieren, wenn nur ein kleiner Kollektorstrom zum Einsatz kommt. Die Kollektor-Emitter-Spannung liegt bei weniger als 0.1 VDC. OUT2 liegt auf LOW. OUT1 auf HIGH, erzeugt durch Schalterstellung auf A. OUT3 auf LOW, bedingt durch R2 verbunden mit GND. Bei Schalterstellung auf C geschieht der selbe Vorgang, nur dass jetzt D2 anstelle von D1 den Basisstrom leitet. OUT2 ist wiederum auf LOW, OUT3 auf HIGH und OUT1 auf LOW, bedingt durch R1 verbunden mit GND . Ist der Schalter in Mittelstellung (B), dann liegen OUT1 und OUT3 auf LOW, bedingt durch R1 und R2 auf GND. Da kein Basisstrom fliessen kann, ist der Transistor gesperrt und OUT2 liegt auf HIGH. OUT1 und OUT3 haben bei LOW einen Ausgangswiderstand entsprechend R1 bzw. R2. Für OUT2 trifft dies auf HIGH zu, mit einem Ausgangswiderstand entsprechend R3. R5 dient dazu, dass die Basis des Transistors auf GND bezogen ist, wenn kein Basisstrom fliesst.

Teilbild 4.2: Bei dieser Schaltung mit der Aktiv-LOW-Methode ist die Funktionsweise ganz ähnlich, nur dass jetzt alles umgekehrt ist. R1 und R2 sind jetzt Pullup- und in Teilbild 4.1 Pulldownwiderstände. D1 und D2 sind umgekehrt und anstelle eines NPN- kommt ein PNP-Kleinsignal-Transistor zum Einsatz. OUT1 und OUT3 entsprechen R1 bzw. R2 bei HIGH und OUT2 bei LOW.



Tristate-Umschaltung für drei digitale Signale

Wir benutzen die Umschaltung von Bild 1 mit der Aktiv-HIGH-Methode zur Ansteuerung des Tristate-Puffers B. Was ein Tristate-Puffer ist, lernt man im Elektronik-Minikurs Tristate-Logik, Grundlage und Praxis ausführlich und praxisnah. Derjenige Tristate-Steuereingang der auf HIGH gesetzt ist, aktiviert dessen Tristate-Puffer. Im vorliegenden Beispiel werden drei verschiedene digitale Datensignale (Dat1 bis Dat3) umgeschaltet. Wenn der Schalter in Stellung A ist, ist der Tristate-Puffer A aktiv und am Ausgang erfolgt Dat1. Die Ausgänge der andern beiden Tristate-Puffer sind inaktiv und ausgangsseitig hochohmig. Liegt der Schalter in Stellung B, ist der Tristate-Puffer B aktiv und am Ausgang erfolgt Dat2. Liegt der Schalter in Stellung C, ist der Tristate-Puffer C aktiv und am Ausgang erfolgt Dat3.



Drei Analogschalter für Wechselspannungs-Signale

Bild 6 zeigt das Umschalten von Wechselspannungssignalen (z.B. Audo). Es sind dies die Wechselspannungssignale AC1 bis AC3. Dazu benutzt man sogenannte Analog-Switches. Zum Verständnis für den weiteren Inhalt, empfehle ich das Datenblatt des 74HC4316.

Man beachte den Operationsverstärker (Opamp) OV. Mit dem TLC271 kommt ein Opamp der LinCMOS-Familie zum Einsatz mit einem Bereich der Betriebsspannung von 3 bis 16 VDC. Die Verbindung des nichtinvertierenden Einganges mit GND verrät, dass OV symmetrisch gespiesen wird. Gegeben ist eine Betriebsspannung von ± 5VDC. Der Betriebsspannungsbereich der digitalen HCMOS-ICs (hier: 74HC02) liegt zwischen 2 VDC und 6 VDC. Daher eignen sie sich für den TTL-Ersatz mit einer Betriebsspannung von 5 VDC. Der HCMOS-Analogswitch 74HC4316 hat jedoch einen grösseren Betriebsspannungsbereich zwischen 2 VDC und 10 VDC. Deshalb kann man den 74HC4316 symmetrisch mit ± 5VDC betreiben, wobei die Signalaussteuerung mit 10 Vpp gleich gross ist. Zum digitalen Steuern enthält der 74HC4316 für jeden analogen Schalter einen Pegelwandler (Level-Translator), sodass die Logikpegel zum Ein- und Ausschalten der analogen Schalter GND-bezogen sind. Der analoge Schalter ist dann geschlossen, wenn sein Schalteingang auf HIGH liegt und das sind hier +5 VDC. Gesperrt ist der analoge Schalter dann, wenn der Schalteingang auf LOW (GND) liegt. Der 74HC4316 enthält zusätzlich einen Enable-Eingang /E. Liegt dieser auf logisch HIGH, sind die Schalteingänge unwirksam und alle vier analogen Schalter sind offen.

Kleiner Praxishinweis: Wenn es der Aufbau der Schaltung auf der Platine erlaubt, sollte man erst die Widerstände R3 bis R5 direkt an den invertierenden Eingang des OV schalten und danach mit diesen Widerständen die Analogswitches verbinden, so wie es Bild 6 illustriert. Damit reduziert man Störsignaleinkopplung und Schwingneigung des Opamp OV. Weiter sollte man R1 bis R3 nicht zu niederohmig wählen. Es empfehlen sich Werte im 10- oder 100-kOhm-Bereich. Bei solchen Werten wirkt sich der niedrige Innenwiderstand der Analog-Switches nicht signifikant aus. Bei einer Betriebsspannung von 10 VDC (hier ±5 VDC) hat er einen Wert von tyisch etwa 50 Ohm. Dieser Wert variiert aber auch noch abhängig von den momentanen Spannungswerten des Wechselspannungssignales. Wählt man zu niedrige Werte von R3 bis R5, erhöht dies die Amplitudenverzerrung (Klirrfaktor) am Ausgang.



Umschaltung für drei Relais

Dabei kommt die Schaltung in Bild 1 zur Anwendung. Die gepufferte Variante von Teilbild 3.1 benötigt es nicht. Es werden hier in Teilbild 7.1 drei Dual-Inline-Relais mit einem maximalen Schaltstrom von 10 A bei 250 VAC (2.5 kVA), bzw. 5 A bei 30 VDC (150 W) angesteuert. Die Spulenleistung beträgt dabei nur 200 mW. Bei einer Spulen-Nennspannung von 5 VDC beträgt der Spulenstrom 40 mA. Es ist ein Relais von Panasonic (Typ: JQ1APB-5V). Mehr dazu erfährt man hier im Panasonic-Datenblatt. Die Wahl des Leistungsrelais im kleinen Dual-Inlinegehäuse illustriert zu welch hoher Schaltleistung (bis 2.5 kVA) dies fähig ist und dies bei einer so niedrigen Spulenleistung von bloss 0.2 W. Die Betriebsspannung beträgt 5 VDC, die noch für weitere Logikschaltkreise dienen kann. In den Schalterstellungen A oder C ist REL1 oder REL2 in Betrieb. Der eine oder andere NOR-Eingang ist dabei auf HIGH gesetzt, was am NOR-Ausgang LOW erzeugt. Die T1-Basis liegt durch R3 auf GND, T1 ist offen und REL2 inaktiv. Der offene Schalterkontakt A oder C liegt auf dem GND-Pegel, erzeugt durch den Spuleninnenwiderstand von REL1 oder REL3, der bei 125 Ohm liegt.

Liegt der Schalter in Mittelstellung B, sind die beiden Kontakte A und C offen. Beide NOR-Eingänge liegen auf LOW und damit der Ausgang auf HIGH mit knapp 5 VDC, weil durch R3 belastet. REL2 ist aktiv und der T1-Kollektorstrom beträgt 40 mA. Da der Transistor mit möglichst niedriger Kollektor-Emitter-Spannung gesättigt arbeiten soll, wählt man eine Stromverstärkung von 10. Wobei bei einem solch niedrigen Kollektorstrom auch etwas mehr gewählt werden darf. Der T1-Basisstrom wäre dann entsprechend etwas niedriger. Hier sind es mit guter Annäherung 4 mA. Der HIGH-Ausgang des 74HC02 hat bei 4 mA eine typische Spannung von etwa 4.7 VDC. Subtrahiert man davon die Basis-Emitter-Schwellenspannung von 0.7 V, dann beträgt die Spannung über R3 ziemlich genau 4 VDC, was den Strom von 4 mA ausmacht. Berücksichtigt man den sogenannten garantierten Limit im vollen Temperaturbereich, sind es mindestens 3.6 VDC. Der T1-Basisstrom liegt dann bei 3.6 mA. Mehr Details erfährt man im 74HC02-Datenblatt.

Je nach Wahl eines andern DIL-Leistungsrelais, ist es leicht möglich, dass man die doppelte Spulenleistung von 400 mW in Kauf nehmen muss. Bei einer Betriebsspannung von 5 VDC beträgt der Spulen-, bzw. der T1-Kollektorstrom 80 statt 40 mA. Der T1-Basisstrom liegt dann bei 8 statt 4 mA. Ein einzelnes NOR-Gatter wäre damit überfordert. Kein Problem. Wenn nicht anderweitig eingesetzt, stehen für den selben Zweck ein weiteres oder sogar alle vier NOR-Gatter zur Verfügung. Wenn CMOS im Einsatz, darf man alle Ein- und Ausgänge parallel schalten. Der zulässige Strom am Ausgang beträgt bei zwei parallelgeschalteten NOR-Gattern 8 mA und bei vier sind es 16 mA, bei gleicher Spannungsreduktion am Logikausgang. Siehe dazu Teilbild 7.2.

Alternativ kann man, wie Teilbild 7.3 zeigt, anstelle eines bipolaren NPN-Transistor (z.B. BC550) auch einen N-Kanal MOSFET einetzen, dessen Drainstrom auch nur ein NOR-Gate statisch in keinsterweise belastet. Für den Einsatz bei einer Betriebsspannung von 5 VDC, empfiehlt sich hier der BS170.

Teilbild 7.1: Dem aufmerksamen Leser fällt auf, dass in Serie zu den beiden NOR-Eingängen mit R1 und R2 je 1 k-Ohm in Serie geschaltet sind, und er stellt sich die Frage warum das so ist. Im Moment das Ausschalten von REL1 oder REL3 fliessen durch die Freilaufdioden D1 oder D3 Stromimpulse, erzeugt durch die Selbstinduktion der Relaisspule. Dies zum Schutz von diesen beiden NOR-Eingängen. Die Worstcase-Angaben in den HCMOS-Datenblättern schreiben vor, dass die Eingangsspannung nicht höher als Vcc+0.5V (5.5 V) und nicht negativer als -0.5 V sein darf. Diese Gattereingänge haben interne Schutzdioden. Wie verlässlich diese arbeiten, ist immer etwas ungewiss. Es könnte passieren, dass eine etwas zu hohe Spannungsspitze im Abschaltmoment an D1 oder D3 von vielleicht 0.8 V ohne R1 und R2 der IC-internen Eingangsstufe schaden kann. Ohne die zusätzlich strombegrenzende Wirkung von R1 und R2 könnte es einen schädlichen Latchupeffekt auslösen oder eine der IC-internen Schutzdioden zerstören. Mehr zum Thema Latchupeffekt liest man hier:

Teilbild 7.4: Zum Schluss dieses Kapitels eine diskrete Schaltung mit D4, D5 und T1 als NOR und T2 als Inverter in der selben Eigenschaft wie T1 in Teilbild 7.1. Diese Schaltung ist zwar auch hier für eine Anwendung mit einer Speisung von 5 VDC dimensioniert. Dies muss jedoch überhaupt nicht sein. Man ist hier völlig frei in der Wahl der Betriebsspannung +Ub, wenn man die passende Relais-Spulenspannung wählt, die Widerstandswerte ändert und bei höheren Spannungen entsprechend andere NPN-Transistoren einsetzt.

In den Schalterstellungen A oder C ist REL1 oder REL2 in Betrieb. Diode D4 oder Diode 5 ist leitend. Es fliesst durch R2 ein T1-Basisstrom und dies erzeugt ein T1-Kollektorstrom. Die T1-Kollektor-Spannung liegt praktisch auf GND. Dies ist die logische NOR-Verknüpfung. T2 sperrt, weil dieser kein Basisstrom bekommt. REL2 ist inaktiv. Liegt der Schalter in Stellung B sind REL1 und REL3 inaktiv. D4 und D5 sind stromlos. Die T1-Basis bezieht sich mit R1 und R2 auf GND. T1 ist offen und von +Ub fliesst durch R3 ein Basisstrom nach T2. T2 schliesst (sättigt) und es fliesst von +Ub durch REL2 ein Kollektorstrom nach T2. REL2 ist aktiv. R3 hat hier in Teilbild 7.4 der selbe Wert wie R3 in Teilbild 7.1, da beide den selben Basisstrom für den REL2-Treiber definieren.