Langzeit-Timer-Schaltungen mit den
Frequenzteilern CD4020B und CD4040B

Inhaltsverzeichnis

  • Einleitung
  • Die asynchronen Zähler und Frequenzteiler CD4020B und CD4040B
  • Was heisst asynchron?
  • Frequenzteilung und der mathematische Zusammenhang
  • Variabler Timer: 1 bis 10 Minuten
  • Variabler Timer: 1 bis 10 Stunden
  • Netzfrequenzsynchonisierter Fixzeit-Timer
  • Krumme Frequenzteilung, aber ganz einfach
  • Frequenzmultiplier mit PLL



Einleitung

Nachdem andere Elektronik-Minikurse zeigen, wie man mit Hilfe grosser Widerstände und grossen Kapazitäten einfache Timerschaltungen (1) (2) (3)realisieren kann und dass es dabei zum Nachteil sehr schwierig ist genaue und reproduzierbare Zeiten zu erzeugen, wenden wir uns hier einer eleganteren, jedoch etwas aufwändigeren Methode mit digitaler Schaltungstechnik zu.

Wir benutzen als Zeitbasis einen Taktoszillator mit einer variablen oder festen Frequenz und wir teilen diese auf kleine Werte um sehr grosse Zeiten bzw. sehr niedrige Frequenzen zu erzeugen. Damit ist es möglich zeitbestimmende Widerstände und Kondensatoren mit kleinen Werten zu verwenden und damit verbessern sich Genauigkeit und Reproduzierbarkeit. Es wird auch eine Festzeitmethode gezeigt, bei der die Frequenz der 230-VAC-Netzspannung als Zeitbasis dient. Damit ist die Reproduzierbarkeit besonders hoch. Am Schluss wird noch die Verwendung des Frequenzteilers in einem PLL-Frequenzmultiplier angedeutet. Angedeutet, weil genau auf das PLL-Prinzip hier einzugehen, würde den Rahmen dieses Elektronik-Minikurses sprengen.

Während dieses Kurses soll speziell auf die Eigenschaften der asynchronen Zähler/Frequenzteiler CD4020B (MC14020B) und CD4040B (MC14040B) eingegangen werden. Man lernt etwas über die Kriterien und die Grenzen dieser einfachen aber vielseitig verwendbaren asynchronen Zähler/Frequenzteiler. Dazu ist es vorteilhaft, wenn der Leser etwas Grundlagenwissen über sequentielle digitale Schaltungen mitbringt. Er sollte nicht nur wissen was ein Flipflop ist. Er sollte wissen was ein Toggel-Flipflop ist und dass diese aus D- oder JK-Flipflops realisiert werden können. Zusammenfassend: Man sollte sich in den verschiedenen Flipfloparten etwas auskennen. Dass sich dazu die Grundlagen im Elektronik-Kompendium geradezu anbieten, weiss der Kenner dieser Webseite. Dazu linkt man sich am besten gleich in die folgende Seite von Patrick Schnabel, welche weitere Links zu allen Flip-Flop-Arten enthält:



Die asynchronen Zähler und Frequenzteiler CD4020B und CD4040B

Asynchrone Zähler bzw. Frequenzteiler bestehen aus einzelnen Toggle-Flipflops (T-Flipflop), die hintereinandergeschaltet sind. Das Taktsignal CLK steuert das erste T-Flipflop, dessen Ausgang steuert das zweite, etc. Bild 1 zeigt die beiden hier diskutierten CD4020B und CD4040B. In Bild 1 sind auch MC14020B und MC14040B erwähnt. Diese sind elektrisch- und anschlusskompatibel zu den andern. Während die CD4xxx-Familie ein Produkt von National-Semiconductor ist, war die MC14xxx-Familie ein Produkt von Motorola. Die Firma ON-Semiconductor hat später diese Motorola-Produkte übernommen. Im weiteren werde ich einfachheitshalber nur noch die CD4xxx-Familie nennen.

Bild 1 illustriert den wichtigsten Unterschied dieser beiden asynchronen Zähler. Der CD4020B hat den Ausgang Q1 mit der halben Taktfrequenz. Q2 und Q3 gibt es nicht. Q4 teilt die Taktfrequenz durch 16, das heisst durch 24. Die höchste Teilung liegt bei 214, was einem Wert von 16384 entspricht. Eine Taktperiode am Eingang CLK von 1 Sekunde erzeugt an Q14 eine von 16384 Sekunden, was 4 Stunden 33 Minuten und 4 Sekunden entspricht. Rechts in Bild 1 zeigt die Tabelle indirekt die Frequenzteilungswerte am Beispiel eines 1Hz-Taktsignales am Eingang CLK. Indirekt, weil die Periode angeben ist. Diese Tabelle umfasst beide ICs, denn die Frequenzteilerwerte von 22 und 23 gibt es nur beim CD4040B. Dafür gibt es bei diesem IC die Werte 213 und 214 nicht. Diesen Kompromiss gingen die Entwickler damals ein, um beide Zähler je auf ein maximal 16pin-DIL-Gehäuse zu begrenzen. Daher nahm man bei der Herstellung lieber gleich zwei ICs in Kauf. Der Schaltungsentwickler kann sich entscheiden, je nachdem ob er eine hohe oder niedrige Frequenzteilung benötigt.



Was heisst asynchron?

Bild 2 zeigt das Eingangstaktsignal CLK und die drei Ausgangslogiksignale Q1 bis Q3. Die drei T-Flipflops sind direkt hintereinander geschaltet. Das Q-Ausgangssignal steuert als Taktsignal jeweils den nachfolgenden /T-Eingang. /T deutet darauf hin, dass die T-Flipflops fallende Flanke triggerbar sind. Dies illustriert das Impulsdiagramm im oberen Bildteil. Die Pfeile zeigen die fallenden Flanken welche das nachfolgende T-Flipflop umschaltet.

Wenn mit relativ niedriger Taktfrequenz gearbeitet wird und man schaut sich dieses Diagramm mit einem vierkanaligen Oszilloskopen an, glaubt man, dass es zwischen der fallenden Flanke am /T-Eingang und der Flanke am Q-Ausgang eines der T-Flipflops keine Zeitverzögerung gibt. Erhöht man jedoch die Taktfrequenz drastisch z.B. auf 1 MHz oder mehr und man reduziert entsprechend die Time/Division-Einstellung am Oszilloskopen, sieht man sehr schön, dass zwischen Taktsignal CLK und dem Q1-Ausgang, sowie zwischen irgend einem Q- und einem nächsten Q-Ausgang eine Zeitverzögerung vorliegt. Man nennt diese die Interstage-Propagation-Delay-Time (Tp).

Die totale Tp summiert sich dabei von T-Flipflop zu T-Flipflop. Bei einer Betriebsspannung von 10 VDC beträgt die Tp zwischen CLK und Q3 drei Mal 60 ns, also 180 ns. Verwenden wir für eine Schaltung den CD4020B, beträgt die Tp zwischen CLK und Q14 840 ns. Je nachdem was man mit den Ausgängen eines solchen asynchronen Zählers unternimmt, kann dies problematisch werden. Verwendet man die Q-Ausgänge als parallele Daten und sie werden nach dem Taktimpuls am CLK-Eingang zu früh gelesen (READOUT A), sind die Werte falsch und es entstehen zwangsläufig Fehler in der weiteren Datenverarbeitung. Erfolgt die Auslesung verzögert gemäss READOUT B, ist der Datenwert korrekt. Um diesem Problem grundsätzlich auszuweichen, gibt es allerdings auch synchrone Zähler-ICs. Synchron heisst nichts anderes, dass die Zustände aller Flipflops simultan mit dem Taktsignal ändern. Synchrone Zähler werden uns hier aber nicht weiter beschäftigen. Eine detaillierte Beschreibung des Aufbaus von Synchronzählern findet man im Buch Halbleiter-Schaltungstechnik von U.Tietze und Ch. Schenk im Kapitel Schaltwerke (Sequentielle Logik).



Frequenzteilung und der mathematische Zusammenhang

Das T-Flipflop kann man sich als JK-Flipflop vorstellen, wobei die beiden Eingänge J und K auf logisch HIGH gesetzt sind. Man kann es sich aber auch als D-Flipflop vorstellen, wobei der D-Eingang mit /Q verbunden sein muss. Dadurch ändert sich nach jedem Umschalten des Flipflop auch sein D-Eingang, womit das T-Flipflop, bzw. der 1:2-Frequenzteiler, realisiert ist.

Der in Bild 3 abgebildete Asynchronzähler mit n Bits (Q1 bix Qn) zeigt mit den Logikdiagrammen und der Formel den mathematischen Zusammenhang, der nachfolgend wichtig ist. Es fällt auf, dass mit T die LOW-Pegel-Zeitdauer und nicht etwa die Periode eines beliebigen Q-Ausganges gemeint ist. Die gilt aber ebenso für die HIGH-Pegel-Zeitdauer. Diese Betrachtung deshalb, weil uns für die folgenden Timerschaltungen die Einschaltdauer und dies entspricht dem ersten LOW-Pegel, interessiert. Daher wird im Nenner in der Gleichung T mit 2 multipliziert. Wenn wir am Q14-Ausgang eine exakte (erste) LOW-Pegel-Zeitdauer von 100 Sekunden erwarten, brauchen wir am CLK-Eingang eine Taktfrequenz von 81.92 Hz.



Variabler Timer: 1 bis 10 Minuten

Vorwegnahme

Man kann sehr grosse und sehr genaue Timerschaltungen realisieren, wenn ein Quarzoszillator als Zeitreferenz arbeitet und eine digital programmierbare abwärtszählende Zählerschaltung in einem PLL-System verwendet wird. Die Einstellgenauigkeit wird durch die Anzahl Digits bestimmt. Da dieser Elektronik-Minikurs jedoch die Fortsetzung der vorangehenden RC-Timerschaltungen (1) (2) (3) ist, wird diese Methode hier nicht thematisiert. Ob man eine solche voll digitalisierte Schaltung der jetzt folgenden vorzieht, kommt ganz auf die Anwendung an. Dazu kommt, dass die hier vorliegenden Schaltungen auch etwas an Tricks für Elektronik-Anfänger bieten, welche auch in ganz anderen Schaltungen angewendet werden können. Man beachte dazu die Schaltungen mit den NOR-Gates.


Die Funktionsweise der Schaltung

Sie besteht aus aus einem variabel einstellbaren Taktgenerator, realisiert mit einem LMC555 oder TLC555 (IC:A), einem Zählerbaustein des Typs CD4020B (IC:B) als Frequenzteiler, einem vierfach 2-Input-NOR-Gatter des Typs CD4001B (IC:C) und einer Relaisschaltung um elektrische Leistung im 230-VAC-Bereich zu schalten.

Die Oszillatorschaltung braucht nicht weiter erörtert werden. Mehr dazu findet man in:


Beginnen wir Schritt für Schritt mit der Arbeitsweise der Schaltung in Bild 4. Wenn der Timer an die Betriebsspannung +Ub geschaltet wird, ist C5 erst einmal entladen. Solange ist der NOR-Eingang Pin 12 von IC:C1 auf logisch HIGH gesetzt. Dies solange bis C5 durch R7 auf etwas mehr als Ub/2 aufgeladen ist. Während diesem Vorgang ist der andere Eingang Pin 13 wirkungslos, denn ein einziger HIGH-Eingang an einem NOR-Gatter dominiert den Ausgangszustand. IC:C2 arbeitet bloss als Inverter. Er invertiert LOW am Ausgang des IC:C1 zu HIGH und führt dies zu Pin 5 von IC:C3. IC:C3,C4 bilden ein RS-Flipflop, welches auf positive Logigpegel reagiert. Durch den HIGH-Pegel an Pin 5 wird beim Einschalten von +Ub dieses RS-Flipflop sogleich zurückgesetzt. Ausgang Pin 4 von IC:C3 bleibt auf logisch LOW, Transistor T ist offen, das Relais stromlos und sein Kontakt offen. Der Oszillator IC:A oszilliert hierbei und der Zähler IC:B zählt, wobei dies jedoch keinen Einfluss auf den Ruhezustand des Timers hat.

Nochmals zur automatischen Resetfunktion beim Einschalten von +Ub. C5 wird durch R7 mit der Zeitkonstante von einer Sekunde geladen. Man kann diese Zeitkonstante selbstverständlich kürzer wählen. Es kommt ganz darauf an wie schnell beim Einschalten +Ub ansteigt. Wozu braucht es D2 und R5? Wenn +Ub nur kurz unterbrochen wird, würde ohne R5 und D2 C5 sich nur ebenso langsam durch R7 entladen wie C5 durch diesen aufgeladen wird. Nach einem sehr kurzen Spannungsunterbruch, könnte die automatische Resetfunktion daher gar nicht richtig arbeiten. Bei einem sehr kurzen Unterbruch von +Ub, d.h. wenn +Ub niedriger wird als die Spannung an C5 minus eine Silizium-Dioden-Durchflussspannung von typisch 0.65 V, entladet sich C5 über D2 und R5 sehr schnell, weil R5 100 mal niederohmiger ist als R7. Ist der Unterbruch so kurz, dass trotz Spannungsabfall von +Ub die Betriebsfunktion der Schaltung aufrecht erhalten bleibt, gibt es eventuell keinen automatischen Reset und die Timerfunktion arbeitet normal weiter. Dies ist dann der Fall, wenn bei Wiedereinschalten von +Ub die Spannung an C5 noch mehr als halb so gross ist wie +Ub.

Wir drücken nun auf die START-Taste. Das C1R2-Differenzierglied erzeugt einen kurzen Impuls. Dieser zeigt sich in einer steilen ansteigenden Flanke und einem anschliessenden exponentiellen Spannungsabfall, entsprechend der Aufladung von C1 durch R2. Die Zeitkonstante liegt bei 10 ms. Mit diesem Impuls wird das RS-Flipflop gesetzt, der Frequenzteiler IC:B wird zurückgesetzt und er beginnt von Null an zu zählen. Pin 4 von IC:C3 geht durch das Setzen des RS-Flipflop auf HIGH, Transistor T leitet und das Relais zieht an. Wenn der Ausgang Q14 auf HIGH geht, ist die Timerfunktion beendet. Dadurch wird Pin 13 von IC:C1 logisch HIGH, was das selbe bedeutet wie wenn Pin 12 (automatische Resetfunktion) auf HIGH schaltet. Das RS-Flipflop wird zurückgesetzt und der Relaiskontakt öffnet.

Wozu braucht es jetzt aber D3 und R6? Ganz einfach. Es könnte ja sein, dass man eine lange Zeitdauer vorzeitig beenden möchte. Dazu genügt ein Druck auf die STOP-Taste. Diese Taste bildet zusammen mit dem Q14-Ausgang und der Diode eine passive ODER-Funktion: Entweder liefert Q14 oder die STOP-Taste ein HIGH-Signal. R6 wirkt als Pulldownwiderstand. Er definiert am Eingang von Pin 13 einen logischen LOW-Pegel, wenn die STOP-Taste nicht gedrückt und Q14 auf LOW ist und deshalb D3 sperrt.

Jetzt zurück zur Startschaltung. Wenn die START-Taste losgelassen wird, soll sich C1 rasch entladen. Dies geschieht mit D1 und R1. Da bei diesem Entladevorgang die Spannung am Reseteingang des IC:B auf etwa -0.65 VDC sinkt, begrenzt R3 zusätzlich den Strom, damit die IC-internen Schutzdioden (IC:B und IC:C4) möglichst nicht belastet werden. Nun kann man sich fragen, ob es denn überhaupt diese relativ aufwändige Startschaltung braucht. Jein. Bei diesen langen Timerzeiten eigentlich nicht. Baut man sich jedoch eine Timerschaltung für den Sekunden- bis 10-Sekundenbereich, dann schon, weil sonst im Verhältnis zur Timerzeit zu lange der Frequenzteilerstart verzögert wird. Die vereinfachte Startschaltung in Bild 5 darf man also getrost auch hier in Bild 4 anwenden, wenn grosse Zeiten zur Anwendung kommen.

Einfacher und wirksamer Trick: Der aufmerksame Leser grübelt jetzt noch über das R8C6-Glied in dem einen Rückkopplungspfad des RS-Flipflop und fragt sich wozu? Ganz einfach, es ist ein Tiefpassfilter, das dafür sorgt, dass dieses RS-Flipflop nicht jeder Laune der elektromagnetischen Umwelt folgt. Allzuleicht kann es geschehen, dass ein Störimpuls, der von aussen über das Netzteil in die Schaltung hereinkommt, ohne dieses Tiefpassfilter, eine Fehltriggerung auslöst. Dies hätte dann zur Folge, dass das Relais unwillentlich anzieht oder abfällt. Die Störimunisierung besteht hier aus der Verlangsamung des RS-Flipflop durch ein passives RC-Tiefpassfilter. Ein einfacher und wirksamer Trick! Wer an dieser Stelle sich genauer informieren will, empfehle ich den folgenden Elektronik-Minikurs:


Die Dimensionierung der Schaltung

Zur Berechnung der Taktfrequenz gilt die Gleichung in Bild 3. Es gilt auch hier, dass nur die halbe Periode des Q-Ausgangssignales interessiert. Mit dem Set-Signal durch die START-Taste, werden alle Q-Ausgänge des 14Bit-Zählers IC:B auf LOW gesetzt. Wenn das Logiksignal am gewünschten Q-Ausgang auf HIGH geht, ist die halbe Periode dieses Ausganges zuende und damit auch die Timerzeit.

Wenn wir also wissen, wie gross die Taktfrequenz oder der Taktfrequenzbereich am CLK-Eingang des 14-Bit-Zählers IC:B sein muss, können wir die Dimensionierung des LMC555-Oszillators vornehmen. Bei einer einstellbaren Zeitdauer von 1 bis 10 Minuten resultiert mit der Formel in Bild 3 ein Taktfrequenzbereich von 13.65 Hz bis 136.5 Hz. Dazu müssen wir die Formel in Bild 4 anwenden und R4, P und C4 berechnen.



Ein Wink mit dem Zaunpfahl für ehemalige ATARIaner, welche z.B. auf ihrem Mac-OSX, Linux-PC oder Windows-PC ein ATARI-ST-Emulator mit einer TOS-1.04- oder TOS-2.06-Imagedatei benutzen. Es gibt in meiner Elektronikprogrammsammlung ein Programm das sich ausschliesslich mit der Dimensionierung des 555-Timer beschäftigt. Diese Programme aus meiner "Küche" kann man inklusive aller Quelltexte herunterladen. Mehr dazu erfährt man in:



Variabler Timer 1 bis 10 Stunden

Bild 5 unterscheidet sich von Bild 4 dadurch, dass mit IC:C ein zweiter Frequenzteiler im Einsatz ist. Anstelle durch 214 wird hier die Taktfreuqenz durch 226 geteilt. Da man mit sehr langen Zeiten arbeitet, ist es natürlich sinnvoll das maximale Teilerverhältnis zu wählen, also 214 beim ersten und 212 beim zweiten Frequenzteiler-IC. Die Taktfrequenz wird in dieser Schaltung trotzdem höher als in der von Bild 4. Das ist günstig. Man braucht kleinere Kapazitätswerte, die es in kleineren Gehäusen gibt und es gibt auch solche mit geringeren Temperaturkoeffizienten, was sich positiv auf die Reproduzierbarkeit der einmal eingestellten Zeit auswirkt.



Netzfrequenzsynchonisierter Fixzeit-Timer

Diesen einfachen Langzeittimer mit fest einstellbaren Zeitwerten baute ich vor langer Zeit als Sleeptimer für ein beliebiges Radio. Für diesen Zweck genügt es lange Fixwertzeiten einstellen zu können. Die Genauigkeit der Zeitreproduzierbarkeit spielt für diesen Zweck keine Rolle. Aber warum extra einen Oszillator bauen, wenn sich doch gleich die Netzfrequenz anbietet, dachte ich mir. Grundsätzlich geht es hier um den selben Timeraufbau wie in Bild 5. Ebenso wird hier mit einem Resetimpuls die als Frequenzteiler verwendeten Zähler-IC IC:B und IC:C zurückgesetzt und mit dem gleichzeitigen Setzen des RS-Flipflop den Timer gestartet. Mit dem verwendeten Q-Ausgang des Frequenzteilers IC:C wird bei seiner Umschaltung von LOW- auf HIGH-Pegel die Timerfunktion wieder beendet. Allerdings gibt es hier einen feinen Unterschied...

Die START-Taste DT1 benötigt einen Arbeits- (DT1.1) und einen Ruhekontakt (DT1.2). Diese beiden Kontakte müssen in der Lage sein sauber zwischen dem 230-VAC- und dem Niederspannungsteil zu isolieren. Es gibt einfache kleine zweipolige Kipp- und Drucktaster mit einer Isolationsfestigkeit von 500 bis 1000 VAC. Wenn der Niederspannungsteil unberührbar ist, genügt dies, sonst muss man darauf achten, dass eine Isolationsfestigkeit von 2000 VAC und eine Kriechstrecke von mindestens 4 mm eingehalten werden! Wichtig ist auch, dass der Arbeitskontakt für 230-VAC schaltfähig ist. Der Schaltstrom richtet sich nach dem Verbraucher (Radio). Es gibt Leuchttaster mit einem Arbeits- und einem Ruhekontakt und einem kleinen Lämpchen mit Anschlussstiften. Dieses kann man leicht entfernen und durch eine helle LED mit Vorwiderstand R1 ersetzen. Darum die punktierte Linie zwischen DT1.1, LED1 und DT1.2. DT bedeutet Drucktaste.

Doch nun zur Arbeitsweise der Schaltung. Wird die Schaltung in Bild 6 ans 230VAC-Netz geschaltet, bleibt sie noch stromlos. Erst durch Druck auf die START-Taste DT1 schliesst dessen Arbeitskontakt DT1.1. Das Netzteil, bestehend aus Trafo, Gleichrichtung, Glättung und Spannungsregelung, speist die Schaltung. Die gleichzeitige Öffnung des Ruhekontaktes DT1.2 setzt die Reseteingänge der beiden Zähler-ICs wegen dem Pullupwiderstand R3 auf logisch HIGH, wodurch diese Zähler in den Resetzustand versetzt werden. Der selbe HIGH-Pegel setzt das RS-Flipflop (IC:A1,A2), MOSFET T1 leitet, Relais Rel zieht an und sein Arbeitskontakt rel schliesst DT1.1 kurz. Damit bleibt nach kurzem Druck auf die START-Taste die Schaltung in Betrieb. Nach Ablauf der eingestellten Timerzeit (11, 22, 44, 88 Minuten oder unendlich) wird das RS-Flipflop durch den mit dem zweipoligen Drehschalter aktivierten Q-Ausgang zurückgesetzt, Relais Rel schaltet aus, sein Arbeitskontakt rel unterbricht den 230-VAC-Primärkreis, das Netzteil wird abgeschaltet und der Timer ist wieder stromlos. Die Timerzeit kann durch Druck auf die STOP-Taste DT2 auch frühzeitig beendet werden.

Diese Schaltung enthält noch eine Extrafunktion, auf die man natürlich auch verzichten kann, womit dann eine Schalterebene des Drehschalters entfällt. Jeweils um einen Q-Wert zurückversetzt, steuert der Q-Ausgang über ebenfalls eine MOSFET-Schaltstufe eine LED mit der Bezeichnung HALBZEIT. Diese leuchtet auf wenn die halbe Timerzeit abgelaufen ist. Das macht z.B. Sinn wenn die Schaltung als Sleeptimer verwendet wird. Ist man noch nicht müde genug und es fällt einem im Dunkel auf, dass plötzlich die HALBZEIT-LED aufleuchtet, kann man sich überlegen ob man die Timerfunktion nicht lieber noch einmal starten möchte. Dies geht, ohne dass die Schaltung erst stromlos werden muss. Man drückt einfach auf die START-Taste DT1, die beiden Zähler-IC werden zurückgesetzt und die eingestellte Zeit beginnt von Neuem. Diese Neustartfunktion gilt natürlich ebenso in den Schaltungen von Bild 4 und 5. Man nennt dies auch eine Retriggerfunktion.



Krumme Frequenzteilung, aber ganz einfach

Wenn man die Frequenz um einen fixen Wert teilen muss, geht dies mit einem der nun bekannten asynchronen Zähler-ICs CD4040B oder CD4020B mit ebenso geringem Aufwand. Das einzige was man zusätzlich benötigt, ist ein UND-Gatter, das die für einen bestimmten Teilungsfaktor notwendigen Q-Ausgänge logisch UND-verknüpft und auf den Reseteingang des Zähler-ICs führt.

Um eine Frequenz von 50 Hz auf einen Einsekundentakt herunterzuteilen, UND-verknüpft man Q2, Q5 und Q6. Es werden dabei die Teilerwerte 2, 16 und 32 addiert. Erst beim 50.ten Takt am Eingang des IC:A sind alle drei Q-Ausgänge auf logisch HIGH und es erfolgt ein Reset. Da es sich bei der verwendeten UND-Verknüpfung um ein NAND-Gatter handelt, muss dessen Ausgangssignal invertiert werden. Hier mit einem zweiten NAND-Gatter des selben IC CD4023B oder 14023B.

Dem aufmerksamen Leser fällt auf, dass der Teilerfaktor 2 beim Ausgang Q2 und nicht beim Ausgang Q1 liegt. Das selbe gilt für die andern Q-Ausgänge ebenso. Jeder Q-Ausgang ist um einen Bitwert nach oben verschoben und die addierten Werte dieser Teilerfaktoren bilden den Summenteilerfaktor. Woher kommt das? Wir betrachten den Fall, dass Q1 mit R (Reset) direkt verbunden ist. Man sollte meinen, dass dadurch eine Frequenzteilung durch 2 erfolgt. Stimmt aber nicht, die Frequenz des Takteinganges wird bloss durch 1 geteilt: Im ersten Augenblick liegt Q1 auf LOW. Mit dem folgenden Takt setzt Q1 auf HIGH. Dies setzt aber über den Reset-Eingang R alle Flipflop des CD4040 sofort zurück und am Q1-Ausgang ist LOW. Der HIGH-Zustand dauert nur gerade so lange, wie dies die Laufzeitverzögerung vom Augenblick der LOW/HIGH-Flanke an Q1 bis zum Reset zulässt und das sind bestellenfalls etwa 100 ns. Daraus folgt, dass mit jedem Taktsignal am Eingang der selbe passiert und so teilt Q1 die Taktfrequenz nicht durch 2 sondern durch 1. Für die andern Ausgänge hat dies zur Folge, dass im Falle der (AND-verknüpften) Reset-Rückkopplung der Teilerkfaktor um einen Faktor 2 reduziert wird, oder anders gesagt, die Rückkopplungsanschlüsse müssen stets um ein Bit nach oben verschoben werden.

Wenn die drei Q-Ausgänge auf logisch HIGH gehen und es gäbe das R2C2-Glied nicht, wäre der 1Hz-Impuls extrem kurz. Dieser würde sich aus den Laufzeiten des Takteinganges zu den Q-Ausgängen (asynchron) und aus den Laufzeiten der beiden NAND-Gatter ergeben. Die Grösserodnung liegt irgendwo im 100ns-Bereich. Wenn man damit eine weitere Schaltung ansteuern möchte kann dies eventuell problematisch werden. Das R2C2-Glied verzögert den Reset auf etwa 10 µs. Dadurch erscheint auch ein Ausgangsimupls von ebenfalls etwa 10 µs. Man sollte sich allerdings davor hüten diese Verzögerung zu gross zu wählen. Keinesfalls etwa im Milli- oder sogar im Sekundenbereich. Grund ist einfach der, dass auf den Reseteingang keine Schmitt-Triggerfunktion folgt. Dies kann zu Problemen führen. Ganz anders beim Takteingang. Auf diesen folgt eine Schmitt-Triggerfunktion. Davon gleich mehr. Um diese Details zu erkennen, konsultiere man das Datenblatt zu diesen Zähler-Bausteinen. Dazu kommt noch, dass die Verzögerungszeit, erzeugt mit R2 und C2, immer kleiner als die Taktperiode an CLK sein muss, weil die Eingangstaktfrequenz sonst nicht richtig geteilt wird.

Wie bereits angedeutet, hat der Takteingang eine Schmitt-Triggerfunktion. Dies erlaubt auch langsam ansteigende und abfallende Spannungen zu verarbeiten. Man darf daher direkt mit einem Sinussignal arbeiten. Wenn man hochohmig genug einkoppelt, hier mit R1 = 1 M-Ohm, darf die Eingangsspannung auch sehr viel grösser als die Speisespannung des ICs sein, denn die IC-internen Limitterdioden begrenzen die Spannung vor dem eigentlichen CMOS-Eingang. Siehe kleines gepunktet umrahmtes Dioden-Widerstands-Netzwerk. C1 bildet mit R1 ein passives Tiefpassfilter mit einer Grenzfrequenz von etwa 50Hz. Dieses hat den Zweck, dass keine höherfrequenten Störsignale auf dem 230-VAC-Netz die Frequenzteilung stören können. In Frage kämen hochfrequente Störungen, welche z.B. durch Phasenanschnittsteuerungen oder durch das Betätigen von elektromechanischen Schaltern verursacht werden. Aber auch niederfrequente Rundsteuersignale, welche die Elektrizitätswerke zu Steuerzwecken einsetzen, könnten Probleme bereiten. Ist die Wechselspannung viel grösser als die Betriebsspannung des Zähler-ICs, kann die Grenzfrequenz dieses Tiefpassfilters soweit reduziert werden, dass die Eingangsspannung am Takteingang noch sicher triggerfähig ist. Dadurch erreicht man eine maximale Störsignaldämpfung von höheren Frequenzen.

Ganz oben in Bild 7 sind zwei Brückengleichrichterschaltungen abgebildet. Die linke mit nur einer (+Ub), die rechte mit einer symmetrischen Ausgangsspannung (±Ub). Diese beiden Schaltungen dienen hier nur dazu, um zu zeigen, wie das 50Hz-Signal angezapft werden soll. Die Zählerschaltung wird natürlich nicht direkt an +Ub angeschlossen. Dazu benötigt man zumindest eine einfache Spannungsreglerschaltung, z.B. mit einem Dreipinspannungsregler des Typs 7805 für 5 VDC oder 7812 für 12 VDC, wie dies z.B. in Bild 6 gezeigt wird.

Noch ein paar Worte zum Impulsausgang. Es wird hier das dritte AND-Gatter des selben IC:B für den Ausgang verwendet. Dies macht vor allem dann Sinn, wenn ungewiss ist, wie der Ausgang belastet wird. Folgt z.B. eine lange Leitung zu einer andern entfernten elektronischen Einheit, dann kann im Falle einer abgeschirmten Leitung die Abschirmkapazität die Teilerfunktion stören. Im Falle einer offenen Leitung kann diese als Antenne Störsignale empfangen und die Teilerfunktion ebenfalls stören. Durch die Entkopplung mittels eines weiteren Gatters, wird dieses Problem von vornherein vermieden.



Frequenzmultiplier mit PLL

Zum Schluss soll noch abrundend aber nur andeutungsweise ein PLL-Frequenzmultiplier erläutert werden. Es geht dabei um eine Ausgangsfrequenz von 5.8 kHz welche mit der 50Hz-Netzfrequenz synchronisiert ist. So etwas realisierte ich in einem Projekt, wo es darum ging, acht 50Hz-Notchfilter (Sperrfilter) parallel einzusetzen. Diese Filter realisierte ich in der Technik der Switched-Capacitor-Filter (SC-Filter), die mit dem gemeinsamen Takt von 5.8 kHz angesteuert werden.

Wie funktioniert dieser einfache PLL-Frequenzmultiplier? Als Referenz dient die 50Hz-Netzfrequenz. Der Phasendkomparator PD vergleicht die Phase dieser Frequenz mit der Frequenz des Frequenzteilerausganges, realisiert mit einem CD4040B. Der Teilerfaktor wird hier mit einer mit acht Dioden und einem Pullupwiderstand Rp realisierten passiven UND-Logik erzeugt. Mit einem 8-poligen DIL-Schalter (Mäuseklavier) kann man den Teilerfaktor einstellen. Damit an den PD-Eingängen beide Frequenzen gleich gross sind, muss der VCO eine Frequenz liefern die sich aus dem Produkt der PD-Eingangsfrequenz (50 Hz) multipliziert mit dem Teilerfaktor ergibt. Eine besonders wichtige Aufgabe fällt dem Loop-Tiefpassfilter zu, das einerseits so gedämpft sein muss, dass der PLL-Regelkreis möglichst schnell aperiodisch einschwingt und trotzdem möglichst kein mit dem Oszilloskopen nachweisbares Phasenrauschen am VCO-Ausgang zeigt. Dies errreicht man nur mit einem zweipoligen passiven oder aktiven Tiefpassfilter. Auf weitere Details gehe ich hier nicht ein, weil es den Rahmen dieses Minikurses sprengen würde. Es sollte hier nur zeigen, wozu der einfache Frequenzteiler CD4040B oder CD4020B auch noch sinnvoll eingesetzt werden kann.

Man beachte aber ganz genau die Bit-Bezeichnungen! Die Bitbezeichnung 0 des DIL-Schalters ist mit der Bitbezeichnung 1 (Q1) des Counters verbunden. Auch hier gilt - weil Impulsrückkopplung -, dass die Rückkopplungsanschlüsse um ein Bit nach oben verschoben sein müssen, wie Bild 7 illustriert.